(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-76336 (P2002-76336A)

(43)公開日 平成14年3月15日(2002.3.15)

(51) Int.Cl.7		識別記号		FΙ			Ť	-マコード(参考)
H01L	29/78			H01	L 21/02		В	4M104
	21/02				21/283		L	5 F 0 0 1
	21/283						С	5 F 0 3 2
					21/316		M	5 F O 4 O
	21/316				27/08		3 3 1 A	5 F 0 4 8
			審査請求	未請求	請求項の数19	OL	(全 30 頁)	最終頁に続く

(21)出願番号 特顧2000-265228(P2000-265228)

(22)出顧日 平成12年9月1日(2000.9.1)

(71)出額人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 國清 辰也

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100089233

弁理士 吉田 茂明 (外2名)


最終頁に続く

(54) 【発明の名称】 半導体装置およびSOI基板

(57)【要約】

【課題】 酸化シリコン膜に比べて膜厚を薄くできるとともに、劣化を防止したゲート絶縁膜を有するシステム化された半導体装置を提供することを第1の目的とし、素子分離絶縁膜やSOI基板内の埋め込み酸化膜のホットキャリア耐性を向上させることで、信頼性が向上した半導体装置を提供することを第2の目的とする。

【解決手段】・シリコン基板1上に順に配設された重水素を含む酸化シリコン膜111および重水素を含む窒化シリコン膜121の2層膜で構成されるゲート絶縁膜と、窒化シリコン膜121上に順に配設されたドープトポリシリコン膜13、バリアメタル層14、タングステン等の金属膜15の3層膜で構成されるゲート電極とを備えている。また、金属膜15上には窒化シリコン膜18が配設され、ゲート絶縁膜およびゲート電極および窒化シリコン膜18を被覆するように被覆絶縁膜161が配設されている。



【特許請求の範囲】

【請求項1】 半導体基板の主面上に配設されたゲート 絶縁膜と、

前記ゲート絶縁膜上に配設されたゲート電極とを有する 少なくとも1種類のMOSFETを備えた半導体装置で

前記ゲート絶縁膜は、

酸化シリコン膜と酸窒化シリコン膜との2層膜であっ て、少なくとも1層に重水素原子を含む第1の2層膜、 あるいは、

窒化シリコン膜と酸窒化シリコン膜との2層膜であっ て、少なくとも1層に重水素原子を含む第2の2層膜、 を有する、半導体装置。

【請求項2】 前記第1の2層膜は、酸化シリコン膜上 に酸窒化シリコン膜が積層され、

前記第2の2層膜は、酸窒化シリコン膜上に窒化シリコ ン膜が積層された構成を有する、請求項1記載の半導体 装置。

【請求項3】 前記第1の2層膜は、前記酸窒化シリコ ン膜の厚さが前記酸化シリコン膜よりも厚い、請求項2 20 る、請求項10記載の半導体装置。 記載の半導体装置。

【請求項4】 前記第2の2層膜は、前記酸窒化シリコ ン膜の厚さが前記窒化シリコン膜よりも厚い、請求項2 記載の半導体装置。

【請求項5】 前記第1および第の2層膜は、それぞれ の第1層および第2層に重水素原子を含む、請求項2記 載の半導体装置。

【請求項6】 前記半導体装置は、与えられる最大印加 電圧がそれぞれ異なる複数の機能ブロックを有し、

前記少なくとも1種類のMOSFETは、前記ゲート絶 30 SOI基板であって、 縁膜の厚さが異なる複数種類のMOSFETであって、 前記複数種類のMOSFETは、前記最大印加電圧に耐 えるように、前記ゲート絶縁膜の厚さに応じて前記複数 の機能ブロックにそれぞれ配設される、請求項1記載の 半導体装置。

【請求項7】 前記少なくとも1種類のMOSFET は、

前記ゲート絶縁膜および前記ゲート電極の積層体と、該 積層体の側面外方の前記半導体基板の前記主面上を部分 的に覆う被覆絶縁膜と、

前記被覆絶縁膜を覆うサイドウォール絶縁膜とをさらに 有し、

前記被覆絶縁膜は、重水素原子を含む、請求項1記載の 半導体装置。

【請求項8】 前記被覆絶縁膜は酸化シリコン膜であ る、請求項7記載の半導体装置。

【請求項9】 前記被覆絶縁膜は酸窒化シリコン膜であ る、請求項7記載の半導体装置。

【請求項10】 半導体基板の主面表面内に配設された

れたゲート絶縁膜と、

前記ゲート絶縁膜上に配設されたゲート電極とを有する MOSFETを備えた半導体装置であって、

前記素子分離絶縁膜は、

前記半導体基板の主面表面内に配設されたトレンチと、 前記トレンチの内壁に配設された重水素原子を含む内壁 絶縁膜と、

前記内壁絶縁膜で覆われた前記トレンチ内に埋め込まれ た絶縁膜とを有する、半導体装置。

【請求項11】 前記内壁絶縁膜は、重水素原子を含む 酸化シリコン膜あるいは、重水素原子を含む酸窒化シリ コン膜である、請求項10記載の半導体装置。

【請求項12】 前記絶縁膜は、重水素原子を含む酸化 シリコン膜あるいは、重水素原子を含む酸窒化シリコン 膜である、請求項10記載の半導体装置。

【請求項13】 前記内壁絶縁膜は、その上部端縁部 が、前記半導体基板の主面上に緩やかな丸みを有して盛 り上がるように配設され、前記上部端縁部に前記MOS FETのゲート電極のゲート幅方向の端縁部が係合す

【請求項14】 前記半導体基板は、

シリコン基板上に配設された埋め込み絶縁膜と、

前記埋め込み絶縁膜上に配設されたSOI層とを備える SOI基板であって、

前記埋め込み絶縁膜は重水素原子を含む、請求項1また は請求項10記載の半導体装置。

【請求項15】 シリコン基板上に配設された埋め込み 絶縁膜と、

前記埋め込み絶縁膜上に配設されたSOI層とを備える

前記埋め込み絶縁膜は、酸化シリコン膜、酸窒化シリコ ン膜、窒化シリコン膜のうち何れか2つの膜を含む2層 膜である、SOI基板。

【請求項16】 前記埋め込み絶縁膜は重水素原子を含 む、請求項15記載のSOI基板。

【請求項17】 前記埋め込み絶縁膜は、前記SOI層 に隣接する第1層と、前記第1層の下層の第2層とに区 分され、

重水素原子は、前記第1層に少なくとも含まれる、請求 40 項16記載のSOI基板。

【請求項18】 前記第1層は、前記酸化シリコン膜お よび前記酸窒化シリコン膜の何れかである、請求項17 記載のSOI基板。

【請求項19】 請求項15記載の前記SOI基板の前 記SOI層上に配設されたMOSFETを少なくとも有 する、半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置およびS 素子分離絶縁膜によって規定される活性領域上に配設さ 50 OI基板に関し、特に、半導体素子を構成する絶縁膜お

よび埋め込み絶縁膜を改良した半導体装置およびSOI 基板に関する。

[0002]

【従来の技術】MOSFET (Metal Oxide Silicon Field Effect Transistor) の微細化に伴い、電流駆動力の向上としきい値電圧のロールオフ (ゲート長、および、ゲート幅の変化に対して、しきい値電圧が変化する量) を緩和する目的で、ゲート絶縁膜の膜厚を薄くする試みがなされている。

【0003】その背景には、(1)電流駆動力が向上すると回路の動作速度が速くなり、半導体チップの動作周波数が上がることと、(2)しきい値電圧のロールオフが緩和されると、転写工程や加工工程時のゲート長、および、ゲート幅のばらつきに対して、トランジスタのしきい値電圧の変動が小さくなり、量産しやすいことの2つの理由がある。

【0004】酸化シリコン (SiO₂) のゲート絶縁膜では、厚さが3nm以下になるとシリコン基板からゲート電極への直接トンネリングによるゲートリーク電流が顕著になるため、酸化シリコンのゲート絶縁膜は膜厚3nm程度が限界である。しかしながら、電流駆動力を向上させるために、酸化シリコン膜で換算したゲート絶縁膜の膜厚(以下、換算膜厚と呼称)が3nm以下のものが要求されている。

【0005】さらに、酸化シリコンのゲート絶縁膜が、ホウ素を高濃度に含むポリシリコン膜(表面チャネル型のP型MOSFETのゲート電極として使用)に接して形成されると、ポリシリコン膜中のホウ素が熱処理時に熱拡散してゲート絶縁膜中にも拡散し、それがチャネルに達することに起因するしきい値電圧の変動が問題にな 30っている。

【0006】この問題を解決する一方法として、ゲート 長が0.12 μ m以下の世代では、例えば図43に示す ような構成のMOSFET90が使用されている。

【0007】図43においてMOSFET90は、シリコン基板1上に順に配設された酸化シリコン膜11および窒化シリコン膜12の2層膜で構成されるゲート絶縁膜と、窒化シリコン膜12上に順に配設されたドープトポリシリコン膜13、バリアメタル層(WNx, TiNx, Ta, TaN等)14、金属膜15の3層膜で構成されるゲート電極とを備えている。なお、酸化シリコン膜と室化シリコン膜とで構成されるゲート絶縁膜を、以下においてはON(Oxide-Nitride)膜と呼称する。

【0008】なお、MOSFET90は、ゲート絶縁膜およびゲート電極を被覆する被覆絶縁膜16、少なくとも被覆絶縁膜16の側面を覆うサイドウォール絶縁膜17、ゲート電極の下部のシリコン基板1の表面内に配設されたチャネル層7、チャネル層7を間に挟んで対向するように配設された一対のエクステンション層6、一対のエクステンション層6内にそれぞれ配設されたポケッ

.

ト層5、一対のエクステンション層6に隣接して配設された一対のソース・ドレイン主要層4を有している。ここで、エクステンション層6はソース・ドレイン主要層4と同一導電型であり、ソース・ドレイン層として機能するのでソース・ドレインエクステンション層6と呼称すべきであるが、便宜的にエクステンション層6と呼称する。

【0009】また、MOSFET90の活性領域は素子分離絶縁膜の一種であるSTI (Shallow Trench Isola tion) 膜3によって規定され、シリコン基板1の内部にはチャネルストッパ層2が配設され、MOSFET90の上部には第1層間絶縁膜21、絶縁膜22、第2層間絶縁膜23、第3層間絶縁膜24が積層されている。

【0010】また、図43においては、第1層間絶縁膜21および絶縁膜22を貫通して一対のソース・ドレイン主要層4にそれぞれ達するコンタクト部31、一方のコンタクト部31に接続される第1配線層32、第2層間絶縁膜23を貫通して他方のコンタクト部31に達するコンタクト部33、コンタクト部33に接続される第2配線層33が配設された構成を示しているが、これは一例に過ぎない。

【0011】なお、参考までに、MOSFETにおける各層のドーパントの種類を図44に示めす。図44においては、N型MOSFETおよびP型MOSFETのそれぞれを、表面チャネル型と埋め込みチャネル型とに分類し、チャネル層、チャネルストッパ層、ソース・ドレイン主要層、エクステンション層、ポケット層、ドープトポリシリコン層のそれぞれについて、使用可能なドーパントを列挙している。

【0012】次に上述したON膜の利点について説明する。ON膜は、(1)直接トンネリングによるゲート電流がほとんど流れない条件下での換算膜厚が3nmより薄くすることができる、(2)窒化シリコン中のドーパントの拡散係数は、酸化シリコン中の拡散係数よりもかなり小さいので、ポリシリコン中のドーパントがゲート絶縁膜中を熱拡散してチャネルに達することはなく、それに起因するしきい値電圧変動がないという2つの利点を有している。

【0013】なお、窒化シリコン膜をシリコン基板上に 10 形成してゲート絶縁膜に用いる試みもなされたが、窒化 シリコン/シリコン基板の界面準位密度が増加するため、実用化されていない。界面準位密度が大きくなると、MOSFETの内部を移動中のキャリアがトラップ/デトラップを繰り返すことに起因して移動度や実効的なキャリア密度が低下するため、ドレイン電流が低下する問題が起こる。その結果、MOSFETで構成される半導体集積回路の動作速度が低下する問題が発生する。

[0014]

るように配設された一対のエクステンション層 6、一対 【発明が解決しようとする課題】上記のように、ON膜のエクステンション層 6 内にそれぞれ配設されたポケッ 50 は多くの利点を持つが、ホットキャリア耐性に若干の問

題を有している。

【0015】図45~図47はシリコン基板上に形成されたON膜のホットキャリアに起因する劣化メカニズムを説明する模式図である。水素原子は、酸化シリコン膜の形成時、あるいは、その後の工程(水素シンター等)でON膜中に導入され、図45に示すように、ON膜を構成する酸化シリコン膜中のシリコン原子の一部と結合する。図45においては、シリコン原子(Si)と水酸基(OH)との結合体を示している。なお、シリコン原子には記号Rで示される原子が単結合で3つ結合している。これは、酸素(O)や水素(H)やシリコン等の何れかの原子が単結合で3つ結合することを示しており、同様の表記は図47および図48においても使用している。

【0016】また、窒化シリコン膜中にも膜の形成時やその後の工程により水素原子が取り込まれている。さらに、SiO2/Si界面のシリコン原子の不飽和結合手(ダングリングボンド)は、水素シンター等の工程により導入された水素原子と結合して終端されている。

【0017】MOSFETにストレス電圧(例えば、N型MOSFETの場合、ドレインとゲートに電源電圧VDD、ソースに0V、あるいはベース電源電圧VBB=-1V)が印加されると、内部電界により加速されてエネルギーを得たシリコン基板中のホットキャリアHOTは、SiO2/Si界面の障壁エネルギーより大きなエネルギーを有することで界面を越え、図45に示すようにSiO2中に達する。

*【0018】そして、ホットキャリアHOTのエネルギーにより、シリコン原子に結合した水酸基の水素原子の結合が切れ、結合が切られた酸素の不飽和結合手は固定

【0019】結合が切れた水素原子は、図46に示すように、ゲート絶縁膜中の電界によるドリフトや、熱拡散により SiO_2/Si 界面に達する。界面に達した水素原子は、界面のSi原子と水素原子との結合体と反応し、水素分子を形成する。

10 【0020】これらの水素分子は気体として揮発し、図47に示すようにSiO2/Si界面のシリコン原子のダングリングボンドは界面準位として働き、酸化シリコン膜中のシリコン原子のダングリングボンドは固定電荷として働く。

【0021】固定電荷や界面準位が形成されると、しきい値電圧の変動やドレイン電流の劣化等が起こり、回路の動作速度の低下、および、回路の誤動作を引き起こす。

【0022】以上は酸化シリコン膜中の水素原子に起因 20 するON膜の劣化メカニズムの説明であったが、次に、 窒化シリコン膜中の水素原子に起因するON膜の劣化メ カニズムを説明する。

【0023】ON膜を構成する窒化シリコン膜は、通常、下記の反応式(1)、(2)で表される化学反応により形成される。

[0024]

電荷として働く。

【化1】

 $3 \sin H_2 C_{12}(g) + 4NH_3(g) \rightarrow 3 \sin_3 N_4(s) + 6HC_1(g) + 6H_2(g) \cdots (1)$

[0025]

30% (4 (2) 3 S i H₄(2) +4N*(2) → S i 3 N₄(2) +6H₂(2) ··· (2)

【0026】反応式(1)は、CVD反応装置やRTN (Rapid Thermal Nitridation)で装置での反応を表し、反応式(2)はプラズマ励起による反応を表している。なお、反応式(2)のN*は窒素原子のラジカルを意味している。

【0027】反応式(1)、(2)から判るように、窒化シリコン膜の形成工程では副産物として水素ガスが形成される。式の上では水素分子であるが、その一部は反応の過程で、窒化シリコン膜の中へ水素原子の状態で取り込まれる。窒化シリコン膜中の水素原子は、シリコン原子と結合するものや、窒化シリコンの格子間に存在するもの等、さまざまな形態で存在する。

【0028】図48は、反応式(1)の反応を用いて形成した窒化シリコン膜中の水素原子濃度のアンモニアガス分圧依存性を示す図であり、反応室内の全圧に対するアンモニアガスの分圧の比率を横軸に示し、縦軸に水素原子濃度(atomic%)を示している。

【0029】図48から判るように、窒化シリコン膜には、10~30atomic%程度の水素原子が含まれてい

る。

【0030】ON膜をゲート絶縁膜として用いると、ストレス電圧下では酸化シリコン膜中の水素原子に加えて、窒化シリコン中の水素原子も、ドリフト、あるいは拡散により酸化シリコン膜中に移動して、図46に示すように、シリコン原子に結合した水酸基の水素原子と反応して水素分子を形成したり、SiO2/Si界面のSi原子と水素原子との結合体と反応して水素分子を形成40 する。

【0031】そして、これらの水素分子は気体として揮発し、図47に示すように SiO_2/Si 界面のシリコン原子の不飽和結合手は界面準位として働き、酸化シリコン膜中の酸素原子の不飽和結合手は固定電荷として働くので、ON膜で構成されるゲート絶縁膜は、酸化シリコン膜のみで構成されるゲート絶縁膜に比べて劣化が加速するという特性があった。

【0032】特に、ON膜の換算膜厚を薄くするために、酸化シリコン膜は薄く、窒化シリコン膜は厚くする 50 傾向にあるため、窒化シリコン膜中の水素原子に起因す る劣化が支配的になり、無視できない問題になりつつある。

【0033】また、半導体装置のシステム化が進み、各種の機能ブロックを備えた半導体装置が使用されつつあるが、各機能ブロック、例えば、メモリアレイ部、入出力部、CPU部、ロジック部ごとに印加される最大電圧が異なるため、同一のON膜で全てのゲート絶縁膜の信頼性を満たすことが困難になりつつある。

【0034】本発明は上記のような問題点を解消するためになされたもので、酸化シリコン膜に比べて膜厚を薄 10くできるとともに、劣化を防止したゲート絶縁膜を有するシステム化された半導体装置を提供することを第1の目的とする。

【0035】また、ホットキャリア耐性が問題になる絶縁膜としては、上述したゲート絶縁膜だけでなく、STI膜等のトレンチ分離構造により素子分離を行う素子分離絶縁膜や、SOI(Silicon On Insulator)基板内の埋め込み酸化膜などが挙げられる。これらの絶縁膜のホットキャリア耐性を向上させることで、信頼性が向上した半導体装置を提供することを第2の目的とする。

[0036]

【課題を解決するための手段】本発明に係る請求項1記載の半導体装置は、半導体基板の主面上に配設されたゲート絶縁膜と、前記ゲート絶縁膜上に配設されたゲート電極とを有する少なくとも1種類のMOSFETを備えた半導体装置であって、前記ゲート絶縁膜は、酸化シリコン膜と酸窒化シリコン膜との2層膜であって、少なくとも1層に重水素原子を含む第1の2層膜、あるいは、窒化シリコン膜と酸窒化シリコン膜との2層膜であって、少なくとも1層に重水素原子を含む第2の2層膜を有する。

【0037】本発明に係る請求項2記載の半導体装置は、前記第1の2層膜が、酸化シリコン膜上に酸窒化シリコン膜が積層され、前記第2の2層膜が、酸窒化シリコン膜上に窒化シリコン膜が積層された構成である。

【0038】本発明に係る請求項3記載の半導体装置は、前記第1の2層膜の前記酸窒化シリコン膜の厚さが前記酸化シリコン膜よりも厚い。

【0039】本発明に係る請求項4記載の半導体装置 は、前記第2の2層膜の前記酸窒化シリコン膜の厚さが 40 前記窒化シリコン膜よりも厚い。

【0040】本発明に係る請求項5記載の半導体装置は、前記第1および第の2層膜が、それぞれの第1層および第2層に重水素原子を含んでいる。

【0041】本発明に係る請求項6記載の半導体装置は、前記前記半導体装置が、与えられる最大印加電圧がそれぞれ異なる複数の機能ブロックを有し、前記少なくとも1種類のMOSFETは、前記ゲート絶縁膜の厚さが異なる複数種類のMOSFETであって、前記複数種類のMOSFETは、前記最大印加電圧に耐えるよう

に、前記ゲート絶縁膜の厚さに応じて前記複数の機能プロックにそれぞれ配設されている。

【0042】本発明に係る請求項7記載の半導体装置は、前記少なくとも1種類のMOSFETが、前記ゲート絶縁膜および前記ゲート電極の積層体と、該積層体の側面外方の前記半導体基板の前記主面上を部分的に覆う被覆絶縁膜と、前記被覆絶縁膜を覆うサイドウォール絶縁膜とをさらに有し、前記被覆絶縁膜は、重水素原子を含んでいる。

0 【0043】本発明に係る請求項8記載の半導体装置 は、前記被覆絶縁膜が酸化シリコン膜である。

【0044】本発明に係る請求項9記載の半導体装置は、前記被覆絶縁膜が酸窒化シリコン膜である。

【0045】本発明に係る請求項10記載の半導体装置は、半導体基板の主面表面内に配設された素子分離絶縁膜によって規定される活性領域上に配設されたゲート絶縁膜と、前記ゲート絶縁膜上に配設されたゲート電極とを有するMOSFETを備えた半導体装置であって、前記素子分離絶縁膜は、前記半導体基板の主面表面内に配設されたトレンチと、前記トレンチの内壁に配設された重水素原子を含む内壁絶縁膜と、前記内壁絶縁膜で覆われた前記トレンチ内に埋め込まれた絶縁膜とを有している

【0046】本発明に係る請求項11記載の半導体装置は、前記内壁絶縁膜が、重水素原子を含む酸化シリコン膜あるいは、重水素原子を含む酸窒化シリコン膜である。

【0047】本発明に係る請求項12記載の半導体装置は、前記絶縁膜が、重水素原子を含む酸化シリコン膜あるいは、重水素原子を含む酸窒化シリコン膜である。

【0048】本発明に係る請求項13記載の半導体装置は、前記内壁絶縁膜が、その上部端縁部が、前記半導体基板の主面上に緩やかな丸みを有して盛り上がるように配設され、前記上部端縁部に前記MOSFETのゲート電極のゲート幅方向の端縁部が係合している。

【0049】本発明に係る請求項14記載の半導体装置は、前記半導体基板が、シリコン基板上に配設された埋め込み絶縁膜と、前記埋め込み絶縁膜上に配設されたSOI層とを備えるSOI基板であって、前記埋め込み絶縁膜は重水素原子を含んでいる。

【0050】本発明に係る請求項15記載のSOI基板は、シリコン基板上に配設された埋め込み絶縁膜と、前記埋め込み絶縁膜上に配設されたSOI層とを備えるSOI基板であって、前記埋め込み絶縁膜が、酸化シリコン膜、酸窒化シリコン膜、窒化シリコン膜のうち何れか2つの膜を含む2層膜である。

【0051】本発明に係る請求項16記載のSOI基板は、前記埋め込み絶縁膜が重水素原子を含んでいる。

【0052】本発明に係る請求項17記載のSOI基板 50 は、前記埋め込み絶縁膜が、前記SOI層に隣接する第 (6)

1層と、前記第1層の下層の第2層とに区分され、重水 素原子が、前記第1層に少なくとも含まれている。

【0053】本発明に係る請求項18記載のSOI基板は、前記第1層が、前記酸化シリコン膜および前記酸窒化シリコン膜の何れかである。

【0054】本発明に係る請求項19記載の半導体装置は、請求項15記載の前記SOI基板の前記SOI層上に配設されたMOSFETを少なくとも有している。 【0055】

【発明の実施の形態】<A. 実施の形態1>

<A-1. 装置構成>

<A-1-1. 半導体装置のブロック構成>図1は、システム化された半導体装置の構成の一例を示すプロック図であり、機能プロックとして、I/O部F1、CPU(Central Processing Unit)部F2、キャッシュ部F3、メモリ部F4の4つの回路部を有する構成を示している。

【0056】 I / O部F1は、半導体装置の外部電源および外部グランド電源と接続し、外部の信号を半導体装置内部へ入力したり、半導体装置内部の信号を外部へ出力する機能を有する。

【0057】そして、信号を入出力する際に、信号電圧や信号電流の大きさが規格内に収まるように保護回路を備えている。さらに、入出力信号が公知の通信・伝送方式で行われる場合は、該信号を変調、あるいは、復調する回路を備えている。

【0058】また、外部の電源電圧を機能ブロックごとに変圧して供給する回路を備えている。例えば、外部の電源電圧が2Vの場合、CPU部F2とキャッシュ部F3には1.2V、メモリ部F4には1.5Vの電源電圧を供給するように構成されている。

【0059】メモリ部は、信号データを蓄積する機能を有し、1ビット、あるいは、多ビットの情報を蓄積する複数のメモリセルがアレイ状に配置されて構成されている。また、ワード線に昇圧した電圧を印加するための昇圧回路、ビット情報を検出するためのセンスアンプ回路、メモリセルのアドレスを指定するアドレスデコーダ/エンコーダ回路等を備えている。

【0060】メモリセルにはワード線が備えられており、ワード線電位が高電位の状態では、メモリ部の電源 電圧よりも若干昇圧した電圧が印加される。これは、メモリセルトランジスタのしきい値電圧分の信号電圧降下を補正するためである。

【0061】なお、メモリセルの構成は、DRAM、SRAM、FRAM (FerroelectricRandom Access Memory)、フラッシュEEPROM、MRAM (Magnetic Random Access Memory) 等の何れでも良い。

【0062】キャッシュ部は、CPU部とメモリ部の動作速度の違いを考慮して、CPU部とメモリ部間のデータの入出力調整を行う機能を有している。

10

【0063】CPU部は、入力情報をもとに情報処理を行い、処理した情報を出力する機能を有している。CPU部は消費電力が大きいので、速度向上と消費電力低減を両立する必要がある。そのため、速度を大幅に低減しない程度に、外部の電源電圧より低い電圧が用いられる。すなわち、電源電圧は高い方がMOSFETの電流駆動力が向上するので、速度向上のためには望ましいが、消費電力は電源電圧の2乗に比例するため、消費電力は大幅に大きくなるからである。

10 【0064】システム化された半導体装置は以上のよう な構成を有し、各機能プロックごとに印加される最大印 加電圧が異なる。

【0065】例えばCPU部F2を構成するMOSFE Tには高い電流駆動力が要求されるため、ゲート絶縁膜 として用いられるON膜の膜厚は薄い方が望ましい。

【0066】一方、I/O部F1に印加される電源電圧がCPU部F2の電源電圧より高い場合には、I/O部F1の保護回路等で用いられるMOSFETのゲート絶縁膜として用いられるON膜の膜厚をCPU部F1のMOSFETと同じにすると、所定の期間(例えば10年間)の信頼性を保証することが困難となる。

【0067】<A-1-2. 信頼性保証のためのゲート 絶縁膜の構成例1>上記問題を解決するには、最も単純 には、印加される最大電圧の大きさに応じて、機能プロ ックごとにON膜の膜厚を厚くすることで、信頼性を保 証することが可能となる。

【0068】例えば、図2(a)および図2(b)においては、それぞれ、CPU部F2とI/O部F1におけるMOSFETのゲート絶縁膜とゲート電極を模式的に30示している。

【0069】ここで、図2(a)および図2(b)においては、半導体基板X1上にゲート絶縁膜GX1およびGX2が形成され、ゲート絶縁膜GX1およびGX2の上には何れもゲート電極X4が形成された構成を示している。

【0070】ゲート絶縁膜GX1は半導体基板X1上に配設された酸化シリコン膜(SiO2)X2と、その上に配設された窒化シリコン膜(SiN)X3とで構成され、ゲート絶縁膜GX2は半導体基板X1上に配設された酸化シリコン膜X2と、その上に配設された窒化シリコン膜X5とで構成されている。

【0071】そして、図2(b)に示す I / O部F1の ゲート絶縁膜G X 2の膜厚T2は、図2(a)に示す C PU部F2のゲート絶縁膜G X 1の膜厚T1よりも厚く 形成されている。なお、酸化シリコン膜 X 2の厚さは同じであり、窒化シリコン膜 X 5の厚さが窒化シリコン膜 X 3よりも厚く形成されていることで、ゲート絶縁膜G X 2がゲート絶縁膜G X 1よりも厚くなっている。

【0072】また、メモリ部においても、例えば、DR 50 AMのメモリセルトランジスタには、昇圧された電圧が 印加されるので、メモリセルトランジスタのゲート絶縁 膜として用いられているON膜の膜厚は、センスアンプ 回路、アドレスデコーダ/エンコーダ回路のMOSFE Tのゲート絶縁膜として用いられているON膜の膜厚よりも厚く形成することになる。

【0073】なお、窒化シリコン膜の比誘電率は6.5~9、酸化シリコン膜の比誘電率は3.9~4.3であるので、ON膜のうち、窒化シリコン膜が厚いほどゲート絶縁膜の静電容量は大きくなる。また、飽和領域でのドレイン電流はゲート絶縁膜の静電容量が大きくなるほ10ど大きくなり、ドレイン電流が増えると回路の動作速度が速くなるので、ON膜中の窒化シリコン膜の膜厚を厚くすると、回路の動作速度を速くできる。

【0074】また、ゲート電極として、ポリシリコン層上に窒化タングステン(WNx)などのバリアメタル層を介して、タングステン(W)などの金属層を配設したポリメタルゲートを備えたP型MOSFETにおいては、ポリシリコン層にボロンをドープする場合がある。この場合、熱処理工程によりボロンが拡散し、ゲート絶縁膜が2nm程度の酸化シリコン膜である場合は、ゲート絶縁膜中を拡散して半導体基板に達し、P型MOSFETのしきい値電圧が変動する可能性がある。これを回避するには、ボロンの拡散係数が小さい窒化シリコン膜を用いれば良く、特に、窒化シリコン膜の厚さを厚くしたON膜はボロンがゲート絶縁膜を突き抜けることによるしきい値電圧の変動の防止に適している。

【0075】以上説明したON膜の膜厚の設定例は、一例であり、これらの例に限定されるものではない。

【0076】例えば、図3(a) および図3(b) にお 絶縁膜の構成例2>以上の説明においてはゲート絶縁膜いては、それぞれ、CPU部F2とI/ORF1におけ 30 としてON膜を用いる場合の信頼性保証のための構成にるON膜の膜厚の他の設定例を模式的に示している。 ついて示したが、図5(a) および図5(b) に示すよ

【0077】図3(a)および図3(b)において、半導体基板X1上にゲート絶縁膜GX1およびGX3が形成され、ゲート絶縁膜GX1およびGX3の上には何れもゲート電極X4が形成されている。

【0078】ゲート絶縁膜GX1は図2(a)に示すものと同じであるが、ゲート絶縁膜GX3は半導体基板X1上に配設された酸化シリコン膜X6と、その上に配設された窒化シリコン膜X7とで構成されている。

【0079】図3(b)に示すI/O部F1のゲート絶 40 縁膜GX3の膜厚T2は、図3(a)に示すCPU部F 2のゲート絶縁膜GX1の膜厚T1よりも厚く形成され ている。なお、酸化シリコン膜X6および窒化シリコン 膜X7の厚さが、酸化シリコン膜X2および窒化シリコ ン膜X3よりも厚く形成されていることでゲート絶縁膜 GX3がゲート絶縁膜GX1よりも厚くなっている。

【0080】また、図4(a)および図4(b)においては、それぞれ、CPU部F2とI/O部F1におけるON膜の膜厚の他の設定例を模式的に示している。

【0081】図4 (a) および図4 (b) において、半 50 されている。

導体基板X1上にゲート絶縁膜GX1およびGX4が形成され、ゲート絶縁膜GX1およびGX4の上には何れもゲート電極X4が形成されている。

12

【0082】ゲート絶縁膜GX1は図2(a)に示すものと同じであるが、ゲート絶縁膜GX4は半導体基板X1上に配設された酸化シリコン膜X6と、その上に配設された窒化シリコン膜X3とで構成されている。

【0083】図4(b)に示すI/O部F1のゲート絶縁膜GX4の膜厚T2は、図4(a)に示すCPU部F2のゲート絶縁膜GX1の膜厚T1よりも厚く形成されている。なお、窒化シリコン膜X3の厚さは同じであり、酸化シリコン膜X6の厚さが酸化シリコン膜X2よりも厚く形成されていることで、ゲート絶縁膜GX4がゲート絶縁膜GX1よりも厚くなっている。

【0084】なお、窒化シリコン膜の厚さを酸化シリコン膜よりも薄くした場合は、以下のような作用効果も得られる。すなわち、酸化シリコン膜には圧縮応力が、窒化シリコン膜の引っ張り応力の方が強いため、窒化シリコン膜の引っ張り応力の方が強いため、窒化シリコン膜を厚くするとON膜と半導体基板との界面での応力が大きくなり、界面準位密度や欠陥密度が増加する可能性がある。そのため窒化シリコン膜の厚さを酸化シリコン膜よりも薄くすることで、基板界面での応力を低減して界面準位密度や欠陥密度を低減することができる。

【0085】以上説明したON膜の膜厚の設定例は、印加される最大電圧が高いON膜ほど、膜厚を厚くする技術思想を開示するものである。

【0086】 < A-1-3. 信頼性保証のためのゲート 絶縁膜の構成例2>以上の説明においてはゲート絶縁膜 としてON膜を用いる場合の信頼性保証のための構成について示したが、図5(a)および図5(b)に示すようにゲート絶縁膜として酸化シリコン膜上に酸窒化シリコン膜(SiON)を積層した積層膜を使用し、機能ブロックの最大印加電圧に応じて、積層膜の厚さを調節するようにしても良い。

【0087】図5 (a) および図5 (b) においては、 それぞれ、CPU部F2とI/O部F1におけるMOS FETのゲート絶縁膜とゲート電極を模式的に示している。

0 【0088】ここで、図5(a)および図5(b)においては、半導体基板X1上にゲート絶縁膜GX5およびGX6が形成され、ゲート絶縁膜GX5およびGX6の上には何れもゲート電極X4が形成された構成を示している。

【0089】ゲート絶縁膜GX5は半導体基板X1上に配設された酸化シリコン膜X2と、その上に配設された酸窒化シリコン膜X8とで構成され、ゲート絶縁膜GX6は半導体基板X1上に配設された酸化シリコン膜X2と、その上に配設された酸窒化シリコン膜X9とで構成されている。

【0090】そして、図5 (b)に示す I / O部F 1 の Oゲート絶縁膜G X 6 の膜厚 T 2 は、図5 (a)に示す C P U部F 2 のゲート絶縁膜G X 5 の膜厚 T 1 よりも厚く形成されている。なお、酸化シリコン膜 X 2 の厚さは 同じであり、酸窒化シリコン膜 X 9 の厚さが酸窒化シリコン膜 X 8 よりも厚く形成されていることで、ゲート絶縁膜G X 6 がゲート絶縁膜G X 5 よりも厚くなっている

【0091】なお、酸窒化シリコン膜の比誘電率は、酸化シリコン膜の比誘電率より大きいので、酸窒化シリコ 10 ン膜が厚いほどゲート絶縁膜の静電容量は大きくなり、ゲート絶縁膜の静電容量を大きくすることで回路の動作速度を速くできることは、ゲート絶縁膜としてON膜を使用する場合と同様である。

【0092】<A-1-4.信頼性保証のためのゲート 絶縁膜の構成例3>また、ゲート絶縁膜の信頼性保証の ための構成としては、図6 (a) および図6 (b) に示 すようにゲート絶縁膜として酸窒化シリコン膜 (SiO N) 上に窒化シリコン膜 (SiN) を積層した積層膜を 使用し、機能ブロックの最大印加電圧に応じて、積層膜 20 の厚さを調節するようにしても良い。

【0093】図6(a)および図6(b)においては、 それぞれ、CPU部F2とI/O部F1におけるMOS FETのゲート絶縁膜とゲート電極を模式的に示してい る。

【0094】ここで、図6(a)および図6(b)においては、半導体基板X1上にゲート絶縁膜GX7およびGX8が形成され、ゲート絶縁膜GX7およびGX8の上には何れもゲート電極X4が形成された構成を示している。

【0095】ゲート絶縁膜GX7は半導体基板X1上に配設された酸窒化シリコン膜X10と、その上に配設された窒化シリコン膜X11とで構成され、ゲート絶縁膜GX8は半導体基板X1上に配設された酸窒化シリコン膜X12と、その上に配設された窒化シリコン膜X11とで構成されている。

【0096】そして、図6 (b)に示す I / O部F 1 の Oゲート絶縁膜GX8の膜厚T 2 は、図6 (a)に示す CPU部F 2のゲート絶縁膜GX7の膜厚T 1 よりも厚く形成されている。なお、窒化シリコン膜X 1 1 の厚さ 40 は同じであり、酸窒化シリコン膜X 1 2 の厚さが酸窒化シリコン膜X 1 0 よりも厚く形成されていることで、ゲート絶縁膜GX8がゲート絶縁膜GX7よりも厚くなっている。

【0097】酸窒化シリコン膜の熱膨張率がシリコンと ほとんど同じであるため、熱処理工程中に発生する熱応 力が、ON膜に比べて小さいので、基板界面での応力を 低減して界面準位密度や欠陥密度を低減することができ る。

【0098】また、酸窒化シリコン膜と窒化シリコン膜 50 記構造に限定されるものではなく、単純な金属電極(C

14

との積層膜は、ON膜に比べてホットキャリア耐性に優れるという特徴も有している。これは、膜中の水素拡散が、膜中に窒素が高濃度に存在すると抑制されるためである。

【0099】なお、窒化シリコン膜の厚さを酸窒化シリコン膜よりも薄くした場合に、基板界面での応力を低減して界面準位密度や欠陥密度を低減することができることは、ゲート絶縁膜としてON膜を使用する場合と同様である。

0 【0100】以上説明した酸窒化シリコン膜と窒化シリコン膜との積層膜の膜厚の設定例は、一例であり、これらの例に限定されるものではない。

【0101】例えば、図7(a)および図7(b)においては、それぞれ、CPU部F2とI/O部F1における酸窒化シリコン膜と窒化シリコン膜との積層膜の他の設定例を模式的に示している。

【0102】図7(a) および図7(b) において、半 導体基板X1上にゲート絶縁膜GX7およびGX9が形 成され、ゲート絶縁膜GX7およびGX9の上には何れ もゲート電極X4が形成されている。

【0103】ゲート絶縁膜GX7は図6 (a) に示すものと同じであるが、ゲート絶縁膜GX3は半導体基板X1上に配設された酸窒化シリコン膜X10と、その上に配設された窒化シリコン膜X13とで構成されている。

【0104】図7(b)に示すI/O部F1のゲート絶縁膜GX9の膜厚T2は、図7(a)に示すCPU部F2のゲート絶縁膜GX7の膜厚T1よりも厚く形成されている。なお、窒化シリコン膜X13の厚さが、窒化シリコン膜X11よりも厚く形成されていることでゲート30 絶縁膜GX9がゲート絶縁膜GX7よりも厚くなっている。

【0105】<A-2. 作用効果>以上説明したように、ゲート絶縁膜として2層の絶縁膜を使用し、そのうちの何れか1層のみの膜厚を調整するか、あるいは両層の膜厚を調整することによって、機能ブロックの最大印加電圧に応じて積層膜の厚さを調節することができ、機能ブロックごとに動作速度と信頼性を最適化できる。

【0106】<B. 実施の形態2>

<B-1.装置構成>本発明に係る実施の形態2として、図8にMOSFET100の断面構成を示す。

【0107】図8おいてMOSFET100は、シリコン基板1上に順に配設された重水素を含む酸化シリコン膜1111および重水素を含む窒化シリコン膜121の2層膜で構成されるゲート絶縁膜と、窒化シリコン膜121上に順に配設されたドープトポリシリコン膜13、バリアメタル(WNx, TiNx, Ta, TaN等)層14、タングステン等の金属膜15の3層膜で構成されるゲート電極とを備えている。なお、本発明においてはゲート電極の構造に影響は受けないので、ゲート電極は上記機造に限定されるものでけなく。単純な金属銀板(C

u, Mg, Pt, Zr, Mo, W, Al, Ag, Au, Ni, Co, Ti等) をゲート電極として用いてもよい。

【0108】また、金属膜15上には窒化シリコン膜1 8が配設され、ゲート絶縁膜およびゲート電極および窒 化シリコン膜18を被覆するように被覆絶縁膜161が 配設されている。

【0109】また、少なくとも被覆絶縁膜161の側面を覆うサイドウォール絶縁膜17、ゲート電極の下部のシリコン基板1の表面内に配設されたチャネル層7、チャネル層7を間に挟んで対向するように配設された一対のエクステンション層6、一対のエクステンション層6に隣接して配設された一対のソース・ドレイン主要層4を有し、エクステンション層6全体、ソース・ドレイン主要層4の一部およびチャネル層7の一部にオーバーラップするようにポケット層5が配設されている。

【0110】ここで、エクステンション層6はソース・ドレイン主要層4と同一導電型であり、ソース・ドレイン層として機能するのでソース・ドレインエクステンション層6と呼称すべきであるが、便宜的にエクステンシュン層6と呼称する。

【0111】ポケット層5は短チャネル効果を抑制する 目的で配設され、ソース・ドレイン主要層4と異なる導 *電型(チャネル層と同じ導電型)の不純物を注入して構成されている。なお、ポケット層5をエクステンション層6の外側まで延在するように形成すると、ゲート長の変動に対してしきい値電圧の変動を小さくでき、いわゆ

【0112】また、MOSFET100の活性領域は素子分離絶縁膜の一種であるSTI (Shallow Trench Iso lation) 膜3によって規定され、シリコン基板1の内部にはチャネルストッパ層2が配設されている。

0 【0113】MOSFET100の特徴は、ゲート絶縁 膜として形成されているON膜を構成する窒化シリコン 膜121および酸化シリコン膜111が重水素を含んで いる点である。以下、重水素原子を含むON膜の形成方 法について説明する。

【0114】<B-2. 重水素原子を含むON膜の形成 ちせつ

<B-2-1. 重水素を含む窒化シリコン膜の形成方法 >まず、重水素を含む窒化シリコン膜の形成方法について説明する。重水素を含む窒化シリコン膜形成に際しての化学反応は、以下に示す反応式(3)および(4)で表される。

[0115]

ソース・ドレイン主要層4と異なる導* 【化3】 H₂C1₂(g)+4ND₂(g) → 3Si₂N₂(s)+6HC1

 $3SiH_2Cl_2(g)+4ND_3(g) \rightarrow 3Si_3N_4(s)+6HCl(g)+6D_2(g)\cdots(3)$

[0116] $\times \times [\text{(L4)}]$ 3SiD₄(g)+4N*(g) $\longrightarrow \text{Si}_3\text{N}_4(s)+6\text{D}_2(g) \cdots (4)$

【0117】反応式(3)は、LPCVD(Low Pressure Chemical Vapor Deposition)装置やRTA(Rapid Thermal Anneal)装置での反応を表し、反応式(4)は 30プラズマ励起反応を利用したPECVD(Plasma Enhan

★ている。さらに、反応式(3)の変形例として、反応式(5)および(6)を示す。

30 【0118】 【化5】

ced Chemical Vapor Deposition) 装置での反応を表し ★

 $3 \text{SiD}_2 \text{Cl}_2(g) + 4 \text{NH}_3(g) \longrightarrow 3 \text{Si}_3 \text{N}_4(s) + 3 \text{DCl}(g) + 3 \text{HCl}(g) + 3 \text{H}_2(g) + 3 \text{D}_2(g) \dots (5)$

[0119] $\Leftrightarrow \Leftrightarrow [化6]$ 3SiD₂Cl₂(g)+4ND₃(g) -> 3Si₃N₄(s)+6DCl(g)+6D₂(g)···(6)

【0120】ただし、反応式(5)の右辺の水素分子と 重水素分子の割合は1:1と仮定したが、この割合は反 応の温度、分圧等により決定され一意には決まらない。 【0121】図9~図11はストレス電圧が印加された 状態下のON膜中の重水素原子と水素原子の振る舞いを 説明する模式図である。なお、図9~図11において は、従来の方法で形成された酸化シリコン膜上に、重水 素を含むように形成された変化シリコン膜を形成した場 合を示している。

【0122】図9に示すように、窒化シリコン膜に取り込まれた重水素原子は、シリコン原子と結合したり、あるいは、孤立して存在している。

【0123】また、図9に示すように、酸化シリコン膜 50 等の工程により導入された水素原子と結合して終端され

中には水素原子が含まれ、シリコン原子の一部と結合している。図9においては、シリコン原子(Si)と水酸 40 基(OH)との結合体を示している。なお、シリコン原子には記号Rで示される原子が単結合で3つ結合している。これは、酸素(O)や水素(H)やシリコン等の何れかの原子が単結合で3つ結合することを示している。なお、窒化シリコン膜中には、シリコン原子とOD基との結合体が示され、当該シリコン原子には記号Rで示される原子が単結合で3つ結合している。同様の表記は図10~図14においても使用している。

【0124】また、酸化シリコン膜/シリコン基板界面のシリコン原子のダングリングボンドは、水素シンター

16

るロールオフを改善できる。

ている。

【0125】いわゆる水素原子は、H(¹Hプロチウ ム、質量数1) であるのに対して、重水素には、 $D(^2)$ Hジュウテリウム、質量数2)とT (³Hトリチウム、 質量数3) とが存在する。D (ジュウテリウム) は安定 であるが、T (トリチウム) は半減期12年でβ 崩壊 する放射性物質であるため、半導体装置に用いるのは望 ましくない。そのため、本実施の形態2では、質量数2 の重水素Dを用いている。

【0126】なお、ストレス電圧が印加された状態下で は、内部電界により加速されてエネルギーを得たシリコ ン基板中のホットキャリアHOTは、酸化シリコン膜/ シリコン基板界面の障壁エネルギーより大きなエネルギ ーを有することで界面を越え、図9に示すようにSiO 2中に達する。

【0127】そして、ホットキャリアHOTのエネルギ ーにより、シリコン原子に結合した水酸基の水素原子の 結合が切れ、結合が切られた酸素原子の不飽和結合手 (ダングリングボンド) は固定電荷として働く。

【0128】結合が切れた水素原子および窒化シリコン 膜中の重水素原子は、図10に示すように、ゲート絶縁 膜中の電界によるドリフトや、熱拡散により酸化シリコ ン膜/シリコン基板界面に達する。界面に達した水素原 子および重水素原子は、界面のSi原子と水素原子との 結合体と反応し、水素分子および水素重水素分子を形成 する。

 $Si(s)+2D_2O(g) \rightarrow SiO_2(s)+2D_2(g) \cdots (7)$

【0134】具体的な形成方法としては、D2O(酸化 ジュウテリウム)を熱して気化したガスを石英管で構成 される反応炉の中に流し、反応式 (7) の反応によりシ リコン基板を酸化して形成することができる。なお、酸 化シリコン膜やON膜を従来の手法で形成した後、重水 素雰囲気下で熱処理することで重水素を導入するように しても良い。

【0135】図12~図14はストレス電圧が印加され た状態下のON膜中の重水素原子と水素原子の振る舞い を説明する模式図である。なお、図12~図14におい ては、重水素を含むように形成された酸化シリコン膜上 に、従来の方法で窒化シリコン膜を形成した場合を示し ている。

【0136】図12に示すように、酸化シリコン膜に取 り込まれた重水素原子は、シリコン原子に結合する酸素 原子に結合し、ダングリングボンドを終端してトラップ (捕獲中心) 密度を低減したり、あるいは、酸化シリコ ン膜/シリコン基板界面のシリコン原子のダングリング ボンドに結合して終端させ、界面準位密度を低減してい

【0137】なお、ストレス電圧が印加された状態下で は、内部電界により加速されてエネルギーを得たシリコ ン基板中のホットキャリアHOTは、酸化シリコン膜/ 50 リコン基板界面のシリコン原子の不飽和結合手は界面準

18

*【0129】また、重水素原子はシリコン原子に結合す る水酸基の水素原子と反応して水素重水素分子(HD) を形成することもある。

【0130】これらの水素分子(H₂)や水素重水素分 子は気体として揮発し、図11に示すように酸化シリコ ン膜/シリコン基板界面のシリコン原子の不飽和結合手 は界面準位として働き、酸化シリコン膜中のシリコン原 子の不飽和結合手は固定電荷として働く。

【0131】固定電荷や界面準位が形成されると、しき 10 い値電圧の変動やドレイン電流の劣化等が起こり、回路 の動作速度の低下、および、回路の誤動作を引き起こす が、水素原子に比べて重水素原子は原子量が大きいの で、ドリフトや熱拡散の速度は遅い。そのため、窒化シ リコン膜中の重水素原子が酸化シリコン膜/シリコン基 板界面に達する時間は、窒化シリコン膜中の水素原子が 上記界面に達する時間よりも長くなる。その結果、スト レス電圧が印加された状態下でのホットキャリア耐性が 向上して、MOSFETの寿命が長くなる。

【0132】<B-2-2. 重水素を含む酸化シリコン 20 膜の形成方法>以下、重水素を含む酸化シリコン膜の形 成方法について説明する。重水素を含む酸化シリコン膜 は重水素を含む水(D2O)で形成する。その化学反応 は、以下に示す反応式(7)表される。

[0133]

【化7】

シリコン基板界面の障壁エネルギーより大きなエネルギ ーを有することで界面を越え、図12に示すように酸化 30 シリコン中に達する。

【0138】そして、ホットキャリアHOTのエネルギ ーにより、シリコン原子に結合したOD基の重水素原子 の結合が切れ、結合が切られた酸素原子の不飽和結合手 は固定電荷として働く。ただし、重水素原子と酸素原子 間の結合エネルギーは、水素原子と酸素原子間の結合エ ネルギーよりも大きいので、ホットキャリアによる酸素 原子からの解離は重水素原子の方が起こりにくい。

【0139】また、結合が切れた重水素原子および窒化 シリコン膜中の水素原子は、図13に示すように、ゲー 40 ト絶縁膜中の電界によるドリフトや、熱拡散により酸化 シリコン膜/シリコン基板界面に達する。界面に達した 水素原子および重水素原子は、界面のシリコン原子と水 素原子との結合体と反応し、重水素分子および水素重水 素分子を形成する。

【0140】また、重水素原子はシリコン原子に結合し た水酸基の水素原子と反応して水素重水素分子を形成す ることもある。

【0141】これらの水素分子や水素重水素分子は気体 として揮発し、図14に示すように酸化シリコン膜/シ 位として働き、酸化シリコン膜中のシリコン原子の不飽 和結合手は固定電荷として働く。

【0142】固定電荷や界面準位が形成されると、しき い値電圧の変動やドレイン電流の劣化等が起こり、回路 の動作速度の低下、および、回路の観動作を引き起こす が、重水素原子とシリコン原子間の結合は強固なので、 ホットキャリアによる解離が起こりにくく、ストレス電 圧が印加された状態下でのホットキャリア耐性が向上し て、MOSFETの寿命が長くなる。

【0143】<B-3. MOSFETの製造方法>次 に、製造工程を順に示す図15~図19を用いてMOS FET100の製造方法について説明する。

【0144】まず、シリコン基板1を準備し、図15に 示すようにSTI膜3によって活性領域を規定した後、 イオン注入によりチャネル層7およびチャネルストッパ 層3を形成する。

【0145】なお、チャネル層7としては、N型MOS FETの場合には、ボロン、2フッ化ボロン(B F₂)、インジウム(In)などを注入し、P型MOS ン (Sb) などを注入する。

【0146】また、チャネルストッパ層3にはチャネル 層7と同様の不純物を、注入エネルギーを高くして注入 する。

【0147】そして、活性領域上に重水素を含む酸化シ リコン膜111、重水素を含む窒化シリコン膜121、 ドープトポリシリコン膜13、バリアメタル層14、金 属膜15、窒化シリコン膜18で構成される多層膜を選 択的に形成する。

【0148】なお、酸化シリコン膜111および窒化シ リコン膜121の形成においては、反応式(3)~

(7)を用いて説明した形成方法を採用し、また、酸化 シリコン膜111および窒化シリコン膜121の少なく とも一方の膜厚を調整することによって、半導体装置を 構成する各機能プロックの最大印加電圧に対応させるこ とは言うまでもない。

【0149】ドープトポリシリコン膜13にはボロン、 リン、窒素等のドーパントをイオン注入により導入す る。この際、ドーズ量を少なくとも $1 \times 10^{15} / \text{cm}^2$ 以上にすると、ポリシリコン層が縮退して金属と同様の 電気伝導を有することになる。

【0150】バリアメタル層14は、金属膜15の構成 原子が隣接する膜に拡散するのを防止するために配設さ れ、その意味では金属膜15の上部にも配設しても良 い。

【0151】窒化シリコン膜18はPECVDにより堆 積され、ゲートパターニングを行う露光工程において、 下層の膜からの反射光によりレジストマスクの長さがレ イアウト上のゲート長よりも縮小してしまうハレーショ

20 機能する。なお、図15においてはゲートパターニング

を行った後の状態を示している。 【0152】次に、図16に示す工程において、パター

ニングしたゲート電極の上部からイオン注入を行って、 シリコン基板1の表面内に自己整合的にポケット層5お よびエクステンション層6を形成する。

【0153】なお、エクステンション層6としては、N 型MOSFETの場合には、P、As、Sb、窒素 (N) などを注入し、P型MOSFETの場合には、 10 B、BF₂、Inなどを注入する。

【0154】また、ポケット層5としては、N型MOS FETの場合には、B、BF₂、Inなどを注入し、P 型MOSFETの場合には、P、As、Sb、Nなどを 注入する。

【0155】また、ポケット層5の形成においてはエク ステンション層6の先端よりもさらに前方に及ぶように 形成するため、基板を傾けて斜め方向から注入する方法 が採られる場合もある。

【0156】次に、図17に示す工程において、シリコ FETの場合にはリン(P)、ヒ素(As)、アンチモ 20 ン基板1全体を窒素あるいは一酸化窒素(NO)雰囲気 中でRTA処理し、ゲート電極および窒化シリコン膜1 8と、シリコン基板1の露出面を窒化あるいは窒化酸化 して被覆絶縁膜161Aを形成する。この際、ドープト ポリシリコン膜13の側面には窒化シリコン膜あるいは 酸窒化シリコン膜(何れも耐酸化性の膜)が形成され、 金属膜15の側面には金属窒化膜が形成される。

> 【0157】次に、図18に示す工程において、シリコ ン基板1全体をRTO (Rapid Thermal Oxidation) 処 理し、被覆絶縁膜161Aを酸化して被覆絶縁膜161 を形成する。酸化を行うのは、異方性エッチングやイオ ン注入によりゲート電極やシリコン基板に発生した欠陥 を酸化膜に取り込んで除去するためである。

> 【0158】なお、ドープトポリシリコン膜13の側面 には耐酸化性の膜が形成されているので、大きく酸化さ れることはない。

【0159】RTA処理およびRTO処理によりシリコ ン基板1の露出面には酸窒化シリコン膜が形成され、同 時に、エクステンション層6やポケット層5にイオン注 入されたドーパントが、シリコン基板を構成する結晶格 40 子位置に配位して活性化する。

【0160】次に、図19に示す工程において、全面を **覆うように絶縁膜を形成し、異方性エッチングにより少** なくとも被覆絶縁膜161の側面を覆うサイドウォール 絶縁膜17を形成する。なお、上記絶縁膜としては、窒 化シリコン膜、酸窒化シリコン膜、酸化シリコン膜、T EOS (tetraethyl orthosilicate: S i (OC₂H₅)₄) 膜、BPTEOS(boro-phospho tetraethyl orthosil icate) 膜やこれらの多層膜を使用すれば良い。

【0161】最後に、サイドウォール絶縁膜17の上部 ンを防止するARC (Anti Reflection Coat) 膜として 50 からイオン注入を行って、シリコン基板1の表面内に自

己整合的にソース・ドレイン主要層 4 を形成すること で、図8に示すMOSFET100を得る。

【0162】なお、ソース・ドレイン主要層4として は、N型MOSFETの場合には、P、As、Sb、N などを注入し、P型MOSFETの場合には、B、BF 2、 Inなどを注入する。

【0163】なお、この後、ソース・ドレイン主要層4 の表面に窒素あるいはゲルマニウムあるいはアルゴンを イオン注入してソース・ドレイン主要層4の表面をアモ ルファスシリコンとし、続いて、全面に渡ってコバルト 10 あるいはチタン等の高融点金属膜を形成し、高温処理に よりシリサイド化して、シリコン基板1の露出面と高融 点金属膜の接触している部分に金属シリサイドを形成す るようにしても良い。金属シリサイドを形成することで ソース・ドレイン主要層 4 の抵抗を低減し、MOSFE T100の動作速度を高めることができる。

【0164】 < B-4. 作用効果>以上説明したよう に、重水素原子は水素原子よりも重いので、窒化シリコ ン膜から酸化シリコン/シリコン基板界面へのドリフト あるいは拡散する速度が水素原子に比べて遅い。そのた 20 いても良い。 め、ON膜の窒化シリコン膜に重水素を含ませること で、ストレス電圧が印加された状態下でも、界面準位を 形成する速度が遅くなる。その結果、MOSFETの信 頼性が向上することになる。

【0165】また、重水素原子とシリコン原子間の結合*

*エネルギーは、水素原子とシリコン原子間の結合エネル ギーよりも大きいので、ホットキャリアによりシリコン 原子からの解離は重水素原子の方が起こりにくい。その ため、ON膜の酸化シリコン膜に重水素を含ませること で、ストレス電圧が印加された状態下での、ホットキャ リアによる解離が起こりにくく、ストレス電圧が印加さ れた状態下でのホットキャリア耐性が向上して、MOS FETの寿命が長くなり、信頼性が向上することにな

【0166】なお、ON膜の窒化シリコン膜だけに重水 素を含ませた構成、あるいは酸化シリコン膜だけに重水 素を含ませた構成でも上記のようにMOSFETの信頼 性を向上させる効果を有するが、図8に示すMOSFE T100のように、両者を併せて備えたON膜であれ ば、その効果はより高まることになる。

【0167】 < B-5. 変形例>以上説明した実施の形 態2においては、ゲート絶縁膜として重水素を含むON 膜を使用する構成を示したが、ON膜を構成する酸化シ リコン膜の代わりに酸窒化シリコン膜(SiON)を用

【0168】重水素を含む酸窒化シリコン膜酸形成に際 しての化学反応は、以下に示す反応式(8)~(11) で表される。

[0169]

【化8】

 $2ND_3(g) + 2Si(s) + O_2(g) \rightarrow 2SiON(s) + 3D_2(g) \cdots (8)$

[0170] ※ ※【化9】 $2ND_3(g) + 2Si(s) + 2D_2O(g) \rightarrow 2SiON(s) + 5D_2(g) \cdots (9)$

[0171]

★ ★【化10】

 $2NH_3(g) + 2Si(s) + 2D_2O(g) \longrightarrow 2SiON(s) + 2D_2(g) + 3H_2(g) \cdots (10)$

[0172] ☆ ☆【化11】 $2ND_3(g) + 2Si(s) + 2H_2O(g) \rightarrow 2SiON(s) + 3D_2(g) + 2H_2(g) \cdots (11)$

【0173】 D_2O を熱して気化したガスあるいは気化 した ${
m ND_3}$ を石英管で構成される反応炉の中に流し、シ リコン基板を酸化して形成することができる。

【0174】酸窒化シリコン膜が酸化シリコン膜に比べ ボンドを窒素原子が終端する点にある。Si-Nの結合 エネルギーは、Si-Hの結合エネルギーよりも大きい ため、ホットキャリアにより結合を切られる割合が小さ い。また、膜中の窒素原子が水素原子のドリフトや熱拡 散の速度を減速するので、ホットキャリア耐性が向上す ることになる。

【0175】また、従来の酸窒化シリコン膜の形成方法 としては、NOやN2Oガスを酸素ガスで希釈したガス を石英管で構成される反応炉の中に流し、シリコン基板 を酸化して形成すれば良い。

【0176】また、重水素を含むON膜の代わりに、重 水素を含む酸化シリコン膜の上に重水素を含む酸窒化シ リコン膜を積層した構成としても良い。

【0177】<C. 実施の形態3>

て優れている点は、膜中のシリコン原子のダングリング 40 < C-1.装置構成>以下、本発明に係る実施の形態3 として、ゲート絶縁膜、ゲート電極および、その上部の 窒化シリコン膜を被覆する被覆絶縁膜として、重水素を 含んだ被覆絶縁膜を使用する構成について説明する。

> 【0178】図20に、重水素を含んだ被覆絶縁膜16 2を有するMOSFET200の構成を示す。なお、図 20においては、図8を用いて説明したMOSFET1 00と同一の構成については同一の符号を付し、重複す る説明は省略する。

【0179】図20に示すように、MOSFET200 50 は、重水素を含む酸化シリコン膜1111および重水素を

含む窒化シリコン膜121の2層膜で構成されるゲート 絶縁膜、窒化シリコン膜121上に順に配設されたドー プトポリシリコン膜13、バリアメタル層14、金属膜 15の3層膜で構成されるゲート電極および、その上部 の窒化シリコン膜18を被覆するように重水素を含む被 **覆絶縁膜162が配設されている。**

【0180】<C-2. 製造方法>以下、MOSFET 200の製造方法について説明する。なお、基本的には 図15~図19を用いて説明したMOSFET100の 製造方法と同様であり、異なるのは被覆絶縁膜162の 形成に関する部分だけであるので、以下においては被覆 絶縁膜162の形成についてのみ説明する。

【0181】図16を用いて説明したポケット層5およ びエクステンション層6の形成後、図17に示す被覆絶 縁膜161Aと同様に、シリコン基板1全体に渡って被 覆絶縁膜162を形成する。

は、異方性エッチング時にシリコン基板表面が被るエッ チングダメージを回復するためである。

*【0182】被覆絶縁膜162を形成する主たる目的

【0183】被覆絶縁膜162の形成方法としては、 (A) CVD法による酸化シリコン膜、TEOS酸化膜 (tetraethy lorthosilicate: Si(OC2H5)4) やHD P (High Density Plasma) 酸化膜の堆積、(B) 酸化 **雰囲気下で熱処理することによる酸化膜の形成、の2つ** がある。以下の両者の方法について説明する。

【0184】 < C-2-1. CVD法による酸化シリコ ン膜の形成>

< LPCVD法による酸化シリコン膜の形成>CVD法 を用いての酸化シリコン膜の形成に際しての化学反応 は、以下に示す反応式(12)で表される。

※ products」として示している。これは以下に示す他の

【0187】なお、SiCl₂D₂の形成方法の一例とし

ては、以下に示す反応式 (13) で表される化学反応を

[0185] 【化12】

 $SiCl_2D_2(g)+2N_2O(g) \longrightarrow SiO_2(s)+by products(g) \cdots (12)$

【0186】上記反応の特徴は、SiCl₂H₂(DC S:dichlorosilane) の代わりにSiCl2D2をソース ガスとして、酸化シリコン膜をLPCVD装置で形成す 20 ることである。これにより、SiCl2D2に含まれる重 水素原子の一部が反応中に酸化シリコン膜に取り込まれ ることになる。上記反応においては酸化シリコン膜以外 に有機シリコン化合物等も形成されるが、それらは「by※ Si(s)+2DCl(g)

[0188] 【化13】 → SiCl₂D₂ ··· (13)

利用すれば良い。

反応式においても同じである。

【0189】 < LPCVD法によるTEOS酸化膜の形 成>CVD法を用いての酸化シリコン膜の形成に際して の化学反応は、以下に示す反応式(14)で表される。★ ★ [0190] 【化14】

 $Si(OC_2D_5)_4(1) \longrightarrow SiO_2(s) + by products(g) \cdots (14)$

【0191】上記反応の特徴は、TEOS中の水素を重 30☆【0192】なお、重水素TEOSの形成方法の一例と 水素で置換した重水素TEOSをソースガスとして、酸 化シリコン膜をLPCVD装置で形成することである。 これにより、重水素TEOSに含まれる重水素原子の一 部が反応中に酸化シリコン膜に取り込まれることにな る。

しては、以下に示す反応式(15)で表される化学反応 を利用すれば良い。

[0193]

【化15】

 $SiCl_4(g)+4C_2D_5OD(g) \rightarrow Si(OCD_5)_4(1)+4DCl(g)$. (15)

【0194】<PECVD法によるHDP酸化膜の形成 >CVD法を用いてのHDP酸化シリコン膜の形成に際 [0195] しての化学反応は、以下に示す反応式(16)で表され◆40 【化16】 $Si(OC_2D_5)_4(1)+O_2(g) \rightarrow SiO_2(s)+by products(g) \cdots (16)$

【0196】上記反応の特徴は、TEOS中の水素を重 水素で置換した重水素TEOSをソースガスとして、酸 化シリコン膜をPECVD装置で形成することである。

【0197】PECVD法は、反応室中に低圧下で電極 間に電圧(高周波電圧)を印加することによりプラズマ を生成し、当該プラズマによりCVD反応を促進させる 手法である。プラズマの存在により、TEOSは酸素と 直接反応して酸化シリコン膜を形成し、高密度な酸化シ リコン膜を形成することができる。

【0198】その他、以下に示す反応式(17)および (18)で表される反応を用いることによってもHDP 酸化シリコン膜を形成できる。

[0199]

【化17】

 $SiD_4(g) + 2N_2O(g) \rightarrow SiO_2(s) + 2D_2 + 2N_2 \cdots (17)$

【0201】上記反応の特徴は、SiH4 (silane) 中 の水素を重水素で置換した重水素シラン(SiDa)を ソースガスとして、酸化シリコン膜をPECVD装置で 形成することである。これにより、重水素シランに含ま れる重水素原子の一部が反応中に酸化シリコン膜に取り 込まれることになる。

【0202】 < C-2-2. 熱酸化法による酸化シリコ ン膜の形成>まず、シリコン基板1全体を窒素雰囲気下 10 でいる。 においてRTA処理し、ゲート電極を形成する際の異方 性エッチングにより被ったエッチングダメージをある程 度回復させる。このとき同時にシリコン基板1の露出表 面とゲート電極の側面が窒化される。

【0203】ゲート電極のドープトポリシリコン膜13※

※は酸化されやすいので、側面を窒化することにより酸化 が抑制される。次に、例えば、酸化雰囲気下で熱処理す ることにより、露出したシリコン基板1の表面が酸化さ れて、酸化シリコン膜が形成される。このとき同時にエ ッチングダメージは、該酸化シリコン膜に取り込まれて 除去される。先の工程で表面が窒化されたシリコン基板 1を酸化するので、該酸化シリコン膜は窒素原子を含ん

26

【0204】ここで、酸化雰囲気の一例として、D₂O 雰囲気がある。この場合の酸化反応は下記の反応式(1 9)で表される。

[0205]

【化19】

$$Si(s)+2D_2O(g) \rightarrow SiO_2(s)+2D_2(g)\cdots(19)$$

【0206】なお、酸化シリコン膜の代わりに重水素原 子を含む酸窒化シリコン膜を形成してもよい。その場合 は、先に説明した反応式(8)~(11)で表される反 応を使用して形成すれば良い。

【0207】また、重水素を含む酸化シリコン膜111 および重水素を含む窒化シリコン膜121の2層膜で構 成されるゲート絶縁膜の代わりに、実施の形態1におい て説明した重水素を含む酸化シリコン膜と重水素を含む 酸窒化シリコン膜の2層膜で構成されるゲート絶縁膜、★

★あるいは、重水素を含む酸窒化シリコン膜と重水素を含 20 む窒化シリコン膜の2層膜で構成されるゲート絶縁膜を 使用しても良いことは言うまでもない。

【0208】なお、窒化シリコン膜の形成については、 反応式(1)および(2)を用いて説明した以外に、下 記の反応式(20)および(21)で表される化学反応 により形成される場合もある。

[0209]

【化20】

 $3SiO_2(s)+4N^*(g) \rightarrow Si_3N_4(s)+3O_2(g)\cdots(20)$

[0210]
$$\Leftrightarrow \& (\&21)$$

2SiO₂(s)+2N*(g) $\xrightarrow{}$ 2SiON(s) ...(21)

【0211】上記反応式(20)で示される方法は、半 導体基板の表面に酸化シリコン膜を形成した後、窒素原 子ラジカル (N*) で酸化シリコン膜の表面を窒化する ことでON膜を形成するものであり、Si3Na/SiO 2の2層膜が形成される。また反応式(21)において は、SiON/SiO2の2層膜が形成される。

【0212】<C-3. 作用効果>以上説明した方法に より形成された重水素を含む酸化シリコン膜において は、何れも膜中の重水素原子が、膜中のシリコン原子の コン膜/シリコン基板界面のシリコン原子のダングリン グボンドと結合して終端させるので、結果的にトラップ 密度や界面準位密度が低減することになる。

【0213】被覆絶縁膜162はゲート絶縁膜に隣接す る部分もあるので、ダングリングボンドを低減できる重 水素を含む酸化シリコン膜を使用することで、ゲート絶 縁膜に影響を与えないという点で望ましい構成と言え

【0214】<C-4.変形例>図8および図20に示 すMOSFET100および200においては、ゲート 50 されているが、実際には窒化シリコン膜121は多少オ

絶縁膜である重水素を含む酸化シリコン膜111および 重水素を含む窒化シリコン膜121は、ゲート電極のパ ターニング形状に合わせてパターニングされた形状であ り、被覆絶縁膜161および162は、ゲート絶縁膜の 側面に接触する構成となっていたが、図21に示すMO SFET300のような構成としても良い。

【0215】すなわち、図21に示すMOSFET30. 0においては、重水素を含む酸化シリコン膜111およ び重水素を含む窒化シリコン膜121は、サイドウォー ダングリングボンドと結合して終端させたり、酸化シリ 40 ル絶縁膜17の下部にまで延在し、被覆絶縁膜162は サイドウォール絶縁膜17と窒化シリコン膜121との 間にも延在するように配設されている。

> 【0216】このような構成とした場合、被覆絶縁膜1 62とゲート絶縁膜とが接触する面積が増えるので、重 水素を含む酸化シリコン膜で構成される被覆絶縁膜16 2は、ゲート絶縁膜に影響を与えないという点でより望 ましい構成と言える。

> 【0217】なお、図21では、ゲート電極の異方性エ ッチングは窒化シリコン膜121上で停止するように示

ーバーエッチングされる。

【0218】また、以上説明した本発明に係る実施の形態1~3においては、本発明をMOSFETに適用した構成を示したが、本発明は、flash EEPROM (Electrically Erasable Programmable Read Only Memory)やLDMOSFET (LateralDiffusion MOSFET)や、DTMOSFET (Dynamic Threshold MOSFET) にも同様に適用できる。

【0219】また、以上説明した実施の形態1~3で は、ゲート絶縁膜としてON膜を使用する構成を主とし 10 素を含むことである。 て説明したが、ONO(0xide-Nitride-0xide)膜、S i O₂/SiON膜、SiO₂/SiON/SiO₂膜、 SiN/SiON膜とし、各機能ブロックごとに膜厚を 調整したり、重水素を含ませるようにしても良い。 **(0230)まず、区**

【0220】また、実施の形態3において説明した被覆絶縁膜162としては、重水素を含んだ酸化シリコン膜あるいは重水素を含んだ酸窒化シリコン膜を例示したが、被覆絶縁膜162を、ONO膜、 SiO_2 /SiON膜、 SiO_2 /SiON/ SiO_2 膜、SiON/SiN膜等の多層膜で構成し、その中の何れかの層に重水素を含む構成としても、実施の形態3と同様の効果を得ることができる。

【0221】 < D. 実施の形態4>本発明に係る実施の 形態2においては、ゲート絶縁膜として重水素を含むO N膜を使用する構成を示したが、ON膜を構成する窒化 シリコン膜において水素原子の含有量を少なくできれば 実施の形態2の半導体装置と同様の作用効果を得ること ができる。

【0222】すなわち、図48を用いて説明したように 反応式(1)で表される化学反応では、ソースガスのア ンモニアの分圧が高くなるほど、窒化シリコン膜中の含 有水素原子濃度が高くなっている。

【0223】従って、反応式(2)で表される化学反応 を用いて窒化シリコン膜を形成すれば、含有水素原子濃 度を低くすることができる。

【0224】含有水素原子濃度を低くできれば、ON膜中における水素原子のドリフトあるいは熱拡散により界面準位や固定電荷が発生する量を低減でき、ホットキャリア耐性を向上できる。

【0225】<E. 実施の形態5>

<E-1. 装置構成>次に、図22~図32を用いて、本発明に係る実施の形態5について説明する。

【0226】図22は本発明に係る実施の形態5の半導体装置の特徴部を示す図である。すなわち、図22において、シリコン基板51の表面内にSTI膜50が配設され、その上部端縁部はシリコン基板51の主面上に緩やかな丸みを有して盛り上がった内壁酸化膜58で構成されており、当該端縁部にMOSFETのゲート電極64のゲート幅方向の端縁部が係合した構成が示されている。

28

【0227】STI膜50は、シリコン基板51の表面内にトレンチ57を設け、その内壁面に配設された内壁酸化膜58と、トレンチ57内部に埋め込まれた埋め込み絶縁膜61とを有して構成されている。なお、図22はゲート電極64とシリコン基板51との間にはゲート絶縁膜63が配設されている。

【0228】このような構成のSTI膜50における特徴は、内壁酸化膜58および埋め込み絶縁膜61が重水素を含むことである。

【0229】 < E-2. 製造方法>以下、製造工程を順に示す図23~図30を用いてSTI膜50の製造方法について説明する。

【0230】まず、図23に示す工程において、シリコン基板51を準備し、シリコン基板51上に酸化シリコン膜52とポリシリコン膜(あるいは、アモルファスシリコン膜)53、窒化シリコン膜54を順に堆積する。
【0231】なお、酸化シリコン膜52は内壁酸化膜58の部分的酸化を促進するための膜であり、ポリシリコン膜53は後の工程で形成される酸化シリコン膜のバーズビーク周辺の応力を緩和する膜である。

【0232】次に、図24に示す工程において、転写工程で形成したレジストマスク55を用いて、窒化シリコン膜54をパターニングし、ポリシリコン膜53に達する開口部OPを形成する。なお、レジストマスク55の開口パターンはシリコン基板51に形成するトレンチのパターンに合わせて設定される。

【0233】次に、レジストマスク55を除去後、図25に示す工程において、窒化シリコン膜54をハードマ30スクとしてシリコン基板1を異方性エッチングし、トレンチ57を形成する。なお、この段階ではトレンチ57の開口部に連続するように、酸化シリコン膜52の開口部56bとポリシリコン膜53の開口部56aとが存在している。

【0234】次に、図26に示す工程において、トレンチ57の内壁を酸化、あるいは窒化酸化して、酸化シリコン膜、あるいは酸窒化シリコン膜で構成される内壁酸化膜58を形成する。

【0235】内壁酸化膜58を形成するための化学反応 40 は、先に説明した反応式(7)~(12)、(14)、 (16)~(19)で表される反応を使用すれば良く、 これらの化学反応により得られる酸化シリコン膜、ある いは酸窒化シリコン膜は重水素を含むことになる。

【0236】図26において内壁酸化膜58はトレンチ57(図25参照)の内壁だけでなく、酸化シリコン膜52の開口部56b(図25参照)とポリシリコン膜53の開口部56a(図25参照)にも形成され、特に酸化シリコン膜52の開口部56aにおいては酸化が促進されてパーズピーク59が形成され、その厚みが厚くな50る。なお、図26においてはパーズピーク59によって

厚みが増した部分を符号60で示している。

【0237】また、図示は省略するが、内壁酸化膜58 を覆うように重水素を含む窒化シリコン膜を配設するよ うにしても良い。この窒化シリコン膜を形成するための 化学反応は、先に説明した反応式(3)~(6)で表さ れる反応を使用すれば良い。

【0238】次に、図27に示す工程において、例え ば、酸化シリコン膜、酸窒化シリコン膜、TEOS膜、 HDP酸化シリコン膜等の埋め込み絶縁膜61でトレン チ57を埋め込む。

【0239】埋め込み絶縁膜61を形成するための化学 反応は、先に説明した反応式(7)~(12)、(1 4) 、 (16) ~ (19) で表される反応を使用すれば 良く、これらの化学反応により得られる絶縁膜は重水素 を含むことになる。

【0240】次に、重水素雰囲気下、アルゴン雰囲気 下、あるいは窒素雰囲気下で熱処理を行う。この熱処理 は埋め込み絶縁膜61を焼き締める (densification) ことと、当該絶縁膜61の粘性流動の性質を利用してS TI膜50の周囲の応力を緩和するためである。

【0241】重水素を含んだ絶縁膜は重水素含有量が多 いほど柔らかくなるので、応力緩和には効果的な材質で ある。

【0242】なお、絶縁膜中での重水素原子は、水素原 子よりも強固にシリコン原子と結合するので、800~ 1200℃程度の高温で熱処理しても重水素原子の揮発 量は少ない。重水素原子の揮発をさらに抑制するには、 重水素雰囲気下で熱処理を行うか、あるいは低温高圧の 雰囲気下で熱処理を行えば良い。

【0243】次に、図28に示す工程において、CMP (Chemical Mechanical Polishing) 処理により、窒化 シリコン膜54をストッパとして用いて、埋め込み絶縁 膜61の上面を平坦化する。

【0244】次に、図29に示す工程において、窒化シ リコン膜54およびポリシリコン膜53をエッチングに より除去する。この段階では、窒化シリコン膜54およ びポリシリコン膜53で囲まれていた部分に余分な埋め 込み絶縁膜61が残っている。

【0245】次に、図30に示す工程において、余分な 埋め込み絶縁膜61をエッチングにより除去することで STI膜50が形成される。このとき、酸化シリコン膜 52および余分な埋め込み絶縁膜61の周囲の内壁酸化 膜58も除去され、埋め込み絶縁膜61の上部端縁部に は、バーズビーク59によって厚みが増した内壁酸化膜 58が盛り上がるように残ることになる。

【0246】最後に、シリコン基板1上にゲート絶縁膜 63を形成し、ゲート絶縁膜63上にゲート電極64を 形成することで図22に示す構成を得ることができる。

【0247】<E-3. 作用効果>図31に、図22に

30

示す。図31に示すように、ゲート電極64が係合する ようなSTI膜50においては、内壁酸化膜58/シリ コン基板51界面に界面準位やトラップがホットキャリ ア等により形成されると、ゲート絶縁膜の場合と同様に ゲート電極64を有するMOSFETの電流駆動力が低 下する。

【0248】しかし、STI膜50のように内壁酸化膜 58に重水素が含まれていると、内壁酸化膜58中のダ ングリングボンドを重水素が終端するため、ホットキャ 10 リア耐性が向上して信頼性が向上することになる。

【0249】また、STI膜50のように重水素を含む 埋め込み絶縁膜61を用いることで、内壁酸化膜58中 の重水素が、後工程の熱処理で揮発することを防止する 効果がある。

【0250】なお、STI膜50で活性領域を規定し、 そこに実施の形態1~実施の形態3において説明した重 水素原子を含む多層構造のゲート絶縁膜を有するMOS FETを形成するようにしても良いことは言うまでもな

【0251】<E-4. ポリシリコン膜の効果>図23 20 に示す工程において、シリコン基板51上に酸化シリコ ン膜52とポリシリコン膜53を設ける構成を示した が、ポリシリコン膜53は図30を用いて説明した工程 において、余分な埋め込み絶縁膜61をエッチングによ り除去する際に、埋め込み絶縁膜61の上部端縁部に、 バーズビーク59によって厚みが増して盛り上がった内 壁酸化膜58を残すために必要な構成である。

【0252】図32は、ポリシリコン膜53を配設せず に形成した場合のSTI膜50を示す図であり、埋め込 30 み絶縁膜61の上部端縁部の内壁酸化膜58は窪み部D Pを有した形状となっている。

【0253】これは、ポリシリコン膜53が配設されな かった分だけ、余分な埋め込み絶縁膜61の周囲の内壁 酸化膜58 (図29参照) の高さが低くなり、内壁酸化 膜58が過剰にエッチングされてしまった結果である。

【0254】このように、内壁酸化膜58の上部端縁部 に窪み部DPが形成されると、当該部分に係合するよう に形成されるゲート電極64のゲート幅方向の端縁部も 窪み、そこに電界が集中して、しきい値電圧の設計値よ 40 りも低い電圧でMOSFETがオンすることになるので (逆狭チャネル効果: Reverse Narrow Channel Effec

t) 望ましくない。ポリシリコン膜53は、このような 状態になることを防止する効果を有している。

【0255】<F. 実施の形態6>

< F-1. 装置構成>次に、図33~図42を用いて、 本発明に係る実施の形態6について説明する。

【0256】図33は本発明に係る実施の形態6とし て、SOI基板SB1の構成を示す断面図である。

【0257】SOI基板SB1は、シリコン基板81の おけるSTI膜50の上部端縁部近傍の構成を拡大して 50 上部に、BOX(Buried Oxide)膜である埋め込み絶縁 膜BX1およびSOI層74が積層された構成を有し、 埋め込み絶縁膜BX1内および埋め込み絶縁膜BX1 と、それに隣接する層の界面に重水素を含むことを特徴 としている。

【0258】<F-2. 製造方法>以下、製造工程を順 に示す図34~図37を用いてSOI基板SB1の製造 方法について説明する。

【0259】まず、図34に示す工程において シリコ ン基板 7 1 を準備し、その主面を洗浄後、例えば、反応 式(7)で表される反応を用いて、重水素を含有する酸 10 板SB1を使用するので、埋め込み絶縁膜BX1中のシ 化シリコン膜72を形成する。

【0260】次に、図35に示す工程において、酸化シ リコン膜72の上部から水素イオン、あるいは重水素イ オンをイオン注入して注入層73を形成する。そのドー ズ量は、1×10¹⁶/cm²~1×10¹⁷/cm²程度で ある。また、注入エネルギーは、酸化シリコン膜72の 膜厚と、後にSOI層74となる部分の膜厚の和が、注 入イオン濃度分布のピーク位置にほぼ一致するように決 定する。なお、図34においては、水素や重水素原子の 濃度がピークとなる領域を注入層 7 3 として示してい

【0261】シリコン原子と水素原子の結合よりも、シ リコン原子と重水素原子の結合の方が強固であり、後に 図37を用いて示す基板分離工程では基板の分離を容易 にできるので、重水素イオンを注入する方が望ましい。

【0262】次に、図36に示す工程において、シリコ ン基板81を準備し、その主面を洗浄後、酸化シリコン 膜82を形成する。そして、図36に示すように、シリ コン基板81の酸化シリコン膜82が形成された主面 た主面とを向かい合わせ、両者を室温で接合する。

【0263】次に、図37に示す工程において、接合し た状態のシリコン基板71および81に2回の熱処理を 行う。

【0264】第一の熱処理は、400℃~600℃で行 い、水素、あるいは、重水素が注入された注入層73を 境として、シリコン基板71および注入層73を、シリ コン基板71および81の接合体から分離する。

【0265】注入層73には、水素原子や重水素原子が 高濃度で注入されるためアモルファスシリコンになり、 シリコン原子のダングリングボンドが、水素原子や重水 素原子で終端される。一方、シリコン原子同士の結合は 弱いので、注入層73を境として分離する。

【0266】この結果、注入層73の上部にあったシリ コン単結晶層はシリコン基板81の主面上に残り、SO I 層74となり、酸化シリコン膜72および82が埋め 込み絶縁膜BX1となってSOI基板SB1が形成され る。

【0267】第2の熱処理は、1100℃程度で行い、 SOI基板SB1内の化学結合を強化する。

32

【0268】なお、第2の熱処理直後のSOI基板SB 1表面のマイクロラフネスは約10nmと大きいので、 マイクロラフネスが0.15nm以下になるように研磨 することで、図33を用いて説明したSOI基板SB1 が完成する。

【0269】<F-3. 作用効果>以上説明したよう に、本発明に係る実施の形態6のSOI基板において は、埋め込み絶縁膜BX1内および埋め込み絶縁膜BX 1と、それに隣接する層の界面に重水素を含むSOI基 リコン原子と重水素の結合エネルギーは、シリコン原子 と水素原子の結合エネルギーより大きく、界面準位や固 定準位が形成されにくい。そのため、SOI基板SB1 に形成される半導体装置の信頼性を高めることができ る。

【0270】なお酸化シリコン膜82は必須ではなく、 また、酸化シリコン膜82には重水素を含ませなくても 良い。SOI層74に隣接する酸化シリコン膜72が重 水素を含んでいれば、本発明の作用効果は得ることがで 20 きる。

【0271】<F-4. 変形例>以下、図38~図42 を用いて、本実施の形態の変形例の構成について説明す る。

【0272】図38に示すSOI基板SB2において は、SOI層74に隣接して酸窒化シリコン膜(SiO N) 72Aが配設されて埋め込み絶縁膜BX2を構成し ている。その他の構成は図33に示すSOI基板SB1 と同じである。

【0273】図39に示すSOI基板SB3において と、シリコン基板71の酸化シリコン膜72が形成され 30 は、SOI層74に隣接して酸窒化シリコン膜72Aが 配設されるとともに、酸窒化シリコン膜72Aの下部に は酸窒化シリコン膜82Aが配設されて埋め込み絶縁膜 BX3を構成している。その他の構成は図33に示すS OI基板SB1と同じである。

> 【0274】図40に示すSOI基板SB4において は、SOI層74に隣接して酸窒化シリコン膜72Aが 配設されるとともに、酸窒化シリコン膜72Aの下部に は窒化シリコン膜82Bが配設され埋め込み絶縁膜BX 4を構成している。その他の構成は図33に示すSOI 40 基板SB1と同じである。

【0275】図41に示すSOI基板SB5において は、SOI層74に隣接する酸化シリコン膜72の下部 には酸窒化シリコン膜82Aが配設されて埋め込み絶縁 膜BX5を構成している。その他の構成は図33に示す SOI基板SB1と同じである。

【0276】図42に示すSOI基板SB6において は、SOI層74に隣接する酸化シリコン膜72の下部 には窒化シリコン膜82Bが配設されて埋め込み絶縁膜 BX6を構成している。その他の構成は図33に示すS 50 OI基板SB1と同じである。

【0277】以上説明した、SOI基板SB2~SB6 においては、埋め込み絶縁膜BX1の代わりに、酸窒化 シリコン膜と酸化シリコン膜の多層膜、酸窒化シリコン 膜の多層膜、酸窒化シリコン膜と窒化シリコン膜の多層 膜、酸化シリコン膜と窒化シリコン膜の多層膜を配設す る構成であり、これらの多層膜は反応式(1)~(1 2)、(14)、(16)~(19)で表される反応を 使用すれば良い。

【0278】なお、図38~図40に示すように、SO I 層 7 4 と酸窒化シリコン膜 7 2 A とが接触する構成で は、酸窒化シリコン膜72A中の窒素原子が、SOI層 74と酸窒化シリコン膜72Aとの界面に存在するシリ コンのダングリングボンドを終端するので界面準位が低 減し、MOSFETがオフ状態でのリーク電流が低減す る。

【0279】また、先述したように、酸窒化シリコン膜 の熱膨張率はシリコンとほぼ同じであるので、高温処理 の際の熱膨張率の差異に起因する熱応力を低減できる。

【0280】なお、図42に示すように、酸化シリコン 膜72の下部に窒化シリコン膜82Bが形成される構成 20 定されるものではなく、ONO (Oxide-Nitride-Oxid においては、酸化シリコン膜72で発生する圧縮応力 と、窒化シリコン膜82Bで発生する引っ張り応力とを 利用して、多層膜全体での応力を緩和でき、その結果、 隣接するSOI層74との界面に形成される界面準位を 低減できる。

【0281】また、SOI基板SB1~SB6における 埋め込み絶縁膜BX1~BX6の厚さの大小は、実施の 形態1を用いて説明したゲート絶縁膜を構成する多層膜 の厚さの大小と同じ効果を奏する。そして、上記絶縁膜 の多層膜を第2のゲート絶縁膜として用いることで、ダ ブルゲートMOSFETを形成することも可能である。

【0282】また、SOI基板SB1~SB6上に実施 の形態1~実施の形態3において説明した重水素原子を 含む多層膜のゲート絶縁膜を有するMOSFETを形成 するようにしても良く、実施の形態5において説明した 重水素原子を含むSTI膜をSOI基板SB1~SB6 の表面内に設けて活性領域を規定するようにしても良い ことは言うまでもない。

【0283】<F-5. 発明の展開>以上説明した本発 明に係る実施の形態6のSOI基板においては、少なく とも埋め込み絶縁膜が重水素を含むことを特徴とした が、埋め込み絶縁膜が重水素を含む、含まないに関わら ず、熱に対して酸化シリコン膜の応力は膨張型(compre ssive)であり、窒化シリコン膜の応力は収縮型(tensi le)であるので、酸化シリコン膜と窒化シリコン膜との 2層膜を埋め込み絶縁膜として使用すると熱応力が緩和 される。従って、酸化シリコン膜のみの同じ厚さの埋め 込み絶縁膜と比較した場合に、SOI層にかかる熱応力 が低減するという効果がある。

【0284】また、酸窒化シリコン膜の熱膨張率はシリ

コンと同程度であるので、酸化シリコン膜と酸窒化シリ コン膜との2層膜を埋め込み絶縁膜として使用すると、 酸化シリコン膜のみの同じ厚さの埋め込み絶縁膜と比較 した場合に、SOI層にかかる熱応力が低減するという 効果がある。

【0285】従って、その内部に重水素を含まなくと も、酸化シリコン膜と窒化シリコン膜との2層膜、酸化 シリコン膜と酸窒化シリコン膜との2層膜、窒化シリコ ン膜と酸窒化シリコン膜との2層膜、酸化シリコン膜と 酸窒化シリコン膜との2層膜を埋め込み絶縁膜として使 用することで、熱応力を緩和でき、その結果、隣接する SOI層との界面に形成される界面準位を低減できるの で、製造工程に起因する欠陥が低減し、MOSFET等 の半導体装置のリーク電流を低減できるという効果を得 ることができる。もちろん、その内部に重水素を含ませ ることでSOI基板に形成されるMOSFET等の半導 体装置の信頼性をさらに高めることができることは言う までもない。

【0286】なお、埋め込み絶縁膜としては2層膜に限 e) 膜を使用しても良いし、酸化シリコン膜、窒化シリ コン膜および酸窒化シリコン膜で構成される多層膜であ っても良い。

【0287】ここで、一例として、多層膜で構成される 埋め込み絶縁膜BX2を有するSOI基板SB2にMO SFET90を配設した構成を図49に示す。

【0288】図49においてMOSFET90は、SO I 基板SB2のSOI層74上に順に配設された酸化シ リコン膜11および窒化シリコン膜12の2層膜で構成 されるゲート絶縁膜と、窒化シリコン膜12上に順に配 設されたドープトポリシリコン膜13、バリアメタル層 (WNx, TiNx, Ta, TaN等) 14、金属膜1 5の3層膜で構成されるゲート電極とを備えている。

【0289】また、MOSFET90は、ゲート絶縁膜 およびゲート電極を被覆する被覆絶縁膜16、少なくと も被覆絶縁膜16の側面を覆うサイドウォール絶縁膜1 7、ゲート電極の下部のSOI層74の表面内に配設さ れたチャネル層7、チャネル層7を間に挟んで対向する ように配設された一対のエクステンション層6、一対の 40 エクステンション層6内にそれぞれ配設されたポケット 層5、一対のエクステンション層6に隣接して配設され た一対のソース・ドレイン主要層4を有している。

【0290】また、MOSFET90の活性領域は素子 分離絶縁膜の一種であるSTI膜3によって規定され、 STI膜3の底面は埋め込み絶縁膜BX2に達するよう に、形成されている。そして、MOSFET90の上部 には第1層間絶縁膜21、絶縁膜22、第2層間絶縁膜 23、第3層間絶縁膜24が積層されている。

【0291】また、図49においては、第1層間絶縁膜 50 21および絶縁膜22を貫通して一対のソース・ドレイ

ン主要層4にそれぞれ遠するコンタクト部31、一方のコンタクト部31に接続される第1配線層32、第2層間絶縁膜23を貫通して他方のコンタクト部31に達するコンタクト部33、コンタクト部33に接続される第2配線層33が配設された構成を示しているが、これは一例に過ぎない。

【0292】なお、SOI基板SB2および埋め込み絶縁膜BX2は図38を用いて説明した構成と同じであり、重複する説明は省略するが、必ずしも埋め込み絶縁膜BX2中に重水素を含んでいなくても、上述したようにMOSFET等の半導体装置のリーク電流を低減できることは言うまでもない。

【0293】また、MOSFET90は従来の半導体装置であるが、実施の形態2において図8を用いて説明した本発明に係るMOSFET100をSOI基板SB2に形成しても良いことは言うまでもない。

【0294】また、図49においてはSTI膜3の底面は埋め込み絶縁膜BX2に達する構成として示したが、図50に示すようにSTI膜3の底面と埋め込み絶縁膜BX2との間にSOI層74が存在する構成であっても 20良い。

[0295]

【発明の効果】本発明に係る請求項1記載の半導体装置 によれば、ゲート絶縁膜が酸化シリコン膜と酸窒化シリ コン膜との2層膜であって、少なくとも1層に重水素原 子を含む第1の2層膜、あるいは、窒化シリコン膜と酸 窒化シリコン膜との 2 層膜であって、少なくとも 1 層に 重水素原子を含む第2の2層膜を有するので、重水素原 子は水素原子よりも重く、第1層から第2層あるいはそ の逆方向にドリフトあるいは拡散する速度が水素原子に 比べて遅い。そのため、ストレス電圧が印加された状態 下でも、界面準位を形成する速度が遅くなる。その結 果、MOSFETの信頼性が向上することになる。ま た、重水素原子とシリコン原子間の結合エネルギーは、 水素原子とシリコン原子間の結合エネルギーよりも大き いので、半導体基板からのホットキャリアによるシリコ ン原子からの解離は重水素原子の方が起こりにくい。そ のため、第1の2層膜あるいは第2の2層膜に重水素を 含ませることで、ストレス電圧が印加された状態下で の、ホットキャリアによる解離が起こりにくく、ストレ 40 ス電圧が印加された状態下でのホットキャリア耐性が向 上して、MOSFETの寿命が長くなり、信頼性が向上 することになる。

【0296】本発明に係る請求項2記載の半導体装置によれば、半導体基板上には第1の2層膜を使用する場合には酸化シリコン膜が、第2の2層膜を使用する場合には酸窒化シリコン膜が配設されることになるので、半導体基板との界面において界面順位密度が増えることが防止される。

【0297】本発明に係る請求項3記載の半導体装置に 50 によれば、素子分離絶縁膜が、トレンチの内壁に配<mark>設さ</mark>

36

よれば、比誘電率が大きい酸窒化シリコン膜の厚さが酸化シリコン膜よりも厚いので、ゲート絶縁膜の静電容量を大きくでき、ゲート絶縁膜の静電容量を大きくすることで回路の動作速度を速くできる。

【0298】本発明に係る請求項4記載の半導体装置によれば、酸窒化シリコン膜の厚さが窒化シリコン膜よりも厚く、基板界面での応力を低減して界面準位密度や欠陥密度を低減することができる。

【0299】本発明に係る請求項5記載の半導体装置に 10 よれば、第1および第の2層膜は、それぞれの第1層お よび第2層に重水素原子を含むので、ストレス電圧が印 加された状態下でも、界面準位を形成する速度が遅くな り、MOSFETの信頼性が向上する。また、半導体基 板からのホットキャリアによるシリコン原子からの解離 は重水素原子の方が起こりにくく、ストレス電圧が印加 された状態下での、ホットキャリアによる解離が起こり にくく、ストレス電圧が印加された状態下でのホットキャリア耐性が向上して、MOSFETの寿命が長くな り、信頼性が向上する。

【0300】本発明に係る請求項6記載の半導体装置によれば、複数種類のMOSFETが、最大印加電圧に耐えるように、ゲート絶縁膜の厚さに応じて複数の機能プロックにそれぞれ配設されるので、ゲート絶縁膜の何れか1層のみの膜厚を調整するか、あるいは両層の膜厚を調整することによって、複数の機能プロックの最大印加電圧に応じてゲート絶縁膜の厚さを調節することができ、機能プロックごとに動作速度と信頼性を最適化できる。

【0301】本発明に係る請求項7記載の半導体装置によれば、ゲート絶縁膜およびゲート電極の積層体と、該積層体の側面外方の半導体基板の主面上を部分的に覆う被覆絶縁膜と、被覆絶縁膜を覆うサイドウォール絶縁膜とをさらに有し、被覆絶縁膜が重水素原子を含むので、膜中の重水素原子が、膜中のシリコン原子のダングリングボンドと結合して終端させたり、シリコン基板との界面におけるシリコン原子のダングリングボンドと結合して終端させるので、トラップ密度や界面準位密度が低減することになる。被覆絶縁膜はゲート絶縁膜に隣接する部分もあるので、ダングリングボンドを低減できる重水素を含む絶縁膜を使用することで、ゲート絶縁膜に悪影響を及ぼさずに済む。

【0302】本発明に係る請求項8記載の半導体装置に よれば、被覆絶縁膜が酸化シリコン膜であるので、TE OS酸化膜や、HDP酸化膜、あるいは熱酸化膜など、 種々の方法により形成することができる。

【0303】本発明に係る請求項9記載の半導体装置に よれば、被覆絶縁膜が酸窒化シリコン膜であるので、耐 酸化性を有し、酸化による膜厚の変動を防止できる。

【0304】本発明に係る請求項10記載の半導体装置 によれば、素子分離絶縁膜が、トレンチの内壁に配設さ れた重水素原子を含む内壁絶縁膜と、内壁絶縁膜で覆わ れたトレンチ内に埋め込まれた絶縁膜とを有するので、 内壁絶縁膜中のダングリングボンドを重水素が終端する ため、半導体基板からのホットキャリアによるシリコン 原子から重水素原子の解離は起こりにくく、内壁絶縁膜

と基板との界面に界面準位やトラップが形成されにく く、ゲート電極が係合する場合に、ホットキャリア耐性 が向上して信頼性が向上することになる。

【0305】本発明に係る請求項11記載の半導体装置 ン膜あるいは、重水素原子を含む酸窒化シリコン膜であ るので、比較的形成が容易にできる。

【0306】本発明に係る請求項12記載の半導体装置 によれば、絶縁膜が、重水素原子を含む酸化シリコン膜 あるいは、重水素原子を含む酸窒化シリコン膜であるの で、内壁絶縁膜中の重水素が、後工程の熱処理で揮発す ることを防止する効果がある。

【0307】本発明に係る請求項13記載の半導体装置 によれば、内壁絶縁膜の上部端縁部が、半導体基板の主 面上に緩やかな丸みを有して盛り上がるように配設さ れ、上部端縁部にMOSFETのゲート電極のゲート幅 方向の端縁部が係合するので、ゲート電極のゲート幅方 向の端縁部に電界が集中して、しきい値電圧の設計値よ りも低い電圧でMOSFETがオンするという事態を防 止できる。

【0308】本発明に係る請求項14記載の半導体装置 によれば、半導体基板がSOI基板で構成され、埋め込 み絶縁膜が重水素原子を含むので、埋め込み絶縁膜中の シリコン原子と重水素の結合エネルギーは、シリコン原 子と水素原子の結合エネルギーより大きく、界面準位や 固定準位が形成されにくい。そのため、SOI基板に形 成されるMOSFETの信頼性を高めることができる。

【0309】本発明に係る請求項15記載のSOI基板 によれば、半導体基板がSOI基板で構成され、埋め込 み絶縁膜が、酸化シリコン膜、酸窒化シリコン膜、窒化 シリコン膜のうち何れか2つの膜を含む2層膜であるの . で、例えば、熱を受けた場合の応力が膨張型である酸化 シリコン膜と、収縮型である窒化シリコン膜とを組み合 わせることで熱応力が緩和される。従って、酸化シリコ ン膜のみの同じ厚さの埋め込み絶縁膜と比較した場合 に、SOI層にかかる熱応力が低減するという効果が得 られ、その結果、隣接するSOI層との界面に形成され る界面準位を低減できるので、製造工程に起因する欠陥 が低減し、半導体装置のリーク電流を低減できる。

【0310】本発明に係る請求項16記載のSOI基板 によれば、埋め込み絶縁膜が重水素原子を含むので、埋 め込み絶縁膜中においてシリコン原子と重水素とが結合 した場合、その結合エネルギーは、シリコン原子と水素 原子の結合エネルギーより大きく、界面準位や固定準位 が形成されにくい。そのため、SOI基板に形成される 50 中の重水素原子と水素原子の振る舞いを説明する模式図

半導体装置の信頼性を髙めることができる。

【0311】本発明に係る請求項17記載のSOI基板 によれば、埋め込み絶縁膜が、SOI層に隣接する第1 層と、第1層の下層の第2層とに区分され、重水素原子 が第1層に少なくとも含まれるので、SOI層と埋め込 み絶縁膜との界面における界面準位や固定準位を確実に 低減してSOI基板に形成される半導体素子の信頼性を 髙めることができる。

【0312】本発明に係る請求項18記載のSOI基板 によれば、内壁絶縁膜が、重水素原子を含む酸化シリコ 10 によれば、第1層が、酸化シリコン膜および酸窒化シリ コン膜の何れかであるので、窒化シリコン膜を使用する 場合に比べて界面準位密度を低減できる。

> 【0313】本発明に係る請求項19記載の半導体装置 によれば、SOI層にかかる熱応力が低減するという効 果が得られ、その結果、隣接するSOI層との界面に形 成される界面準位を低減できるので、製造工程に起因す る欠陥が低減し、MOSFETのリーク電流を低減して 動作特性の低下を防止した半導体装置を得ることができ

【図面の簡単な説明】 20

【図1】 半導体装置の構成の一例を示すブロック図で ある。

【図2】 本発明に係る実施の形態1におけるゲート絶 縁膜の構成を示す模式図である。

【図3】 本発明に係る実施の形態1におけるゲート絶 縁膜の構成を示す模式図である。

【図4】 本発明に係る実施の形態1におけるゲート絶 縁膜の構成を示す模式図である。

【図5】 本発明に係る実施の形態1におけるゲート絶 30 緑膜の構成を示す模式図である。

【図6】 本発明に係る実施の形態1におけるゲート絶 縁膜の構成を示す模式図である。

【図7】 本発明に係る実施の形態1におけるゲート絶 縁膜の構成を示す模式図である。

【図8】 本発明に係る実施の形態2におけるMOSF ETの構成を示す断面図である。

【図9】 ストレス電圧が印加された状態下のON膜中 の重水素原子と水素原子の振る舞いを説明する模式図で ある。

【図10】 ストレス電圧が印加された状態下のON膜 40 中の重水素原子と水素原子の振る舞いを説明する模式図 である。

【図11】 ストレス電圧が印加された状態下のON膜 中の重水素原子と水素原子の振る舞いを説明する模式図 である。

【図12】 ストレス電圧が印加された状態下のON膜 中の重水素原子と水素原子の振る舞いを説明する模式図 である。

【図13】 ストレス電圧が印加された状態下のON膜

である。

【図14】 ストレス電圧が印加された状態下のON膜中の重水素原子と水素原子の振る舞いを説明する模式図である。

【図15】 本発明に係る実施の形態2におけるMOS FETの製造工程を説明する断面図である。

【図16】 本発明に係る実施の形態2におけるMOS FETの製造工程を説明する断面図である。

【図17】 本発明に係る実施の形態2におけるMOS FETの製造工程を説明する断面図である。

【図18】 本発明に係る実施の形態2におけるMOS FETの製造工程を説明する断面図である。

【図19】 本発明に係る実施の形態2におけるMOS FETの製造工程を説明する断面図である。

【図20】 本発明に係る実施の形態3におけるMOS FETの構成を示す断面図である。

【図21】 本発明に係る実施の形態3におけるMOS FETの変形例の構成を示す断面図である。

【図22】 本発明に係る実施の形態5におけるSTI 膜を示す断面図である。

【図23】 本発明に係る実施の形態5におけるSTI 膜の製造工程を説明する断面図である。

【図24】 本発明に係る実施の形態5におけるSTI 膜の製造工程を説明する断面図である。

【図25】 本発明に係る実施の形態5におけるSTI 膜の製造工程を説明する断面図である。

【図26】 本発明に係る実施の形態5におけるSTI 膜の製造工程を説明する断面図である。

【図27】 本発明に係る実施の形態5におけるSTI 膜の製造工程を説明する断面図である。

【図28】 本発明に係る実施の形態5におけるSTI 膜の製造工程を説明する断面図である。

【図29】 本発明に係る実施の形態5におけるSTI 膜の製造工程を説明する断面図である。

【図30】 本発明に係る実施の形態5におけるSTI 膜の製造工程を説明する断面図である。

【図31】 本発明に係る実施の形態5におけるSTI 膜を示す部分断面図である。

【図32】 本発明に係る実施の形態5におけるSTI 膜の過剰エッチングを説明する断面図である。

【図33】 本発明に係る実施の形態6におけるSOI

基板の構成を説明する断面図である。

【図34】 本発明に係る実施の形態6におけるSOI 基板の製造工程を説明する断面図である。

【図35】 本発明に係る実施の形態6におけるSOI 基板の製造工程を説明する断面図である。

【図36】 本発明に係る実施の形態6におけるSOI 基板の製造工程を説明する断面図である。

【図37】 本発明に係る実施の形態6におけるSOI 基板の製造工程を説明する断面図である。

10 【図38】 本発明に係る実施の形態6におけるSOI 基板の変形例の構成を説明する断面図である。

【図39】 本発明に係る実施の形態6におけるSOI 基板の変形例の構成を説明する断面図である。

【図40】 本発明に係る実施の形態6におけるSOI 基板の変形例の構成を説明する断面図である。

【図41】 本発明に係る実施の形態6におけるSOI 基板の変形例の構成を説明する断面図である。

【図42】 本発明に係る実施の形態6におけるSOI 基板の変形例の構成を説明する断面図である。

20 【図43】 従来のMOSFETの構成を示す断面図である。

【図44】 MOSFETにおける各層のドーパントの 種類を示す図である。

【図45】 ストレス電圧が印加された状態下のON膜中の水素原子の振る舞いを説明する模式図である。

【図46】 ストレス電圧が印加された状態下のON膜中の水素原子の振る舞いを説明する模式図である。

【図47】 ストレス電圧が印加された状態下のON膜中の水素原子の振る舞いを説明する模式図である。

30 【図48】 窒化シリコン膜中の水素原子濃度のアンモニアガス分圧依存性を示す図である。


【図49】 多層構造の埋め込み絶縁膜を有するSOI 基板上にMOSFETを配設した半導体装置の構成を説 明する断面図である。


【図50】 多層構造の埋め込み絶縁膜を有するSOI 基板上にMOSFETを配設した半導体装置の構成を説 明する断面図である。


【符号の説明】


50 STI膜、58 内壁酸化膜、162 被覆絶縁 40 膜、BX1~BX6埋め込み絶縁膜、GX1~GX9 ゲート絶縁膜。


40




















































【図44】

	N型M	OSFET	P型MOSFET			
	表面チャネル型	埋め込みチャネル型	表面チャネル型	埋め込みチャネル型		
チャネル目	B.BF.tn	P. As. Sb	P. As. Sb	B, BFs, In		
チャネルストッパ層	. B.BF.in	B.BFs.tn	P. As. Sb	P. As. Sb		
ソース/ドレイン主要屋	P. As. Sb	P. As. Sb	B. BFs. In	B,BFs.in		
エクステンション層	P, As, Sb	P. As. Sb	B. BFa. tn	B.BF.In		
ポケット層	B.BFs.in	B.BFsIn	P. As. Sb	P.As.Sb		
ドープトポリシリコン層	P. As, Sb	P. As. Sb	B. BFs. In	B,BFa.in		


[図43]




【図45】




【図46】




[図47]



【図48】





フロントページの続き									
識	別記号	FI		÷	テーマコード(参考)				
1/76		H 0 1 L	27/08	3 3 1 E	5 F O 5 8				
1/8234			27/12	В	5 F O 8 3				
7/088			29/78	301G	5 F 1 1 0				
1/8238			21/76	L					
7/092			*	R	٠				
7/08	3 3 1		27/08	102C					
				3 2 1 D					
1/8244			27/10	3 8 1					
7/11				434					
1/8247				671C					
7/115				671Z					
7/108			29/78	301R					
1/8242				371					
7/12				6 1 3 B					
9/788				617T					
9/792				617U					
9/786				621					
1/336				627D					
	議 1/76 1/8234 7/088 1/8238 7/092 7/08 3 1/8244 7/11 1/8247 7/115 7/108 1/8242 7/12 9/788 9/792	識別記号 1/76 1/8234 7/088 1/8238 7/092 7/08 3 3 1 1/8244 7/11 1/8247 7/115 7/108 1/8242 7/12 9/788 9/792 9/786	識別記号 F I 1/76 H 0 1 L 1/8234 7/088 1/8238 7/092 7/08 3 3 1 1/8244 7/11 1/8247 7/115 7/108 1/8242 7/12 9/788	識別記号 F I 1/76 H 0 1 L 27/08 1/8234 27/12 7/088 29/78 1/8238 21/76 7/092 7/08 3 3 1 27/08 1/8244 27/11 1/8247 7/115 7/108 29/78 1/8242 7/12 9/788 9/792 9/786	識別記号 F I 1/76 H0 1 L 27/08 3 3 1 E 1/8234 27/12 B 1/8238 29/78 3 0 1 G 1/8238 21/76 L 1/8238 21/76 L 1/8244 27/08 3 3 1 27/08 1 0 2 C 3 2 1 D 1/8244 27/11 4 3 4 1/8247 6 7 1 C 1/8247 6 7 1 C 1/8242 3 7 1 1/8242 3 7 1 1/8242 3 7 1 1/8242 3 7 1 1/8243 6 1 7 T 1/9792 6 1 7 U 1/8766 6 2 1				

Fターム(参考) 4M104 AA01 BB01 CC05 EE02 EE05 EE09 EE12 EE15 EE17 FF13 **GG09** 5F001 AA17 AA96 AD17 AD44 AD60 AD70 AF05 AF07 AG21 AG40 5F032 AA07 AA09 AA14 AA35 AA43 AA44 AA47 AA54 AA77 AA79 AA84 BA01 CA16 DA04 DA25 DA43 DA53 DA71 DA78 5F040 DA01 DA17 DB01 DB03 DC01 EA08 EA09 EB12 EC02 EC04 EC07 ED01 ED03 ED04 ED05 EE05 EF02 EH02 EK02 EK05 EM01 EM02 EM03 FA05 FA07 FA11 FA12 FA18 FB02 FC10 FC11 FC13 FC15 FC21 5F048 AA04 AA07 AB01 AB03 AC01 AC03 BA16 BB04 BB06 BB07 BB09 BB11 BB13 BB16 BC06 BD04 BF11 BG14 BH07 DA25 **DA27** 5F058 BA20 BC09 BC10 BD01 BD04 BD06 BD16 BF04 BF07 BF24 BF25 BF29 BF30 BF62 BH01 BJ01 BJ06 5F083 AD01 AD02 AD10 BS00 ER22 FR00 FZ10 GA11 GA21 HA02 JA04 JA35 JA36 JA37 JA38 JA39 JA40 JA53 LA25 NA01 ZA07 ZA13 ZA14 5F110 AA06 AA19 AA30 BB03 BB06 BB07 BB08 BB20 CC02 DD05 DD13 DD14 DD15 DD17 DD24 EE01 EE02 EE03 EE04 EE09 EE15 EE30 EE32 EE33 FF02 FF03 FF04 FF07 FF09 FF10 FF30 FF32 GG02 GG12 GG32 HJ01 HJ13 HK05 HK40 HM15 NN03 NN22 NN24 NN32 NN37

NN62 NN65 NN78 QQ11 QQ17

QQ24